Solutions de protocole Intel® SDH/SONET

Intel propose une gamme de solutions pour la hiérarchie numérique synchrone (SDH) et les protocoles SONET. Les solutions permettent une implémentation de protocole simple et rapide, réduisant les risques de conception, raccourcissant les temps de développement et vous permettant de vous concentrer sur les fonctions essentielles de la conception de votre système.

En utilisant des émetteurs-récepteurs intégrés pour mettre en œuvre SDH/SONET et d'autres protocoles, les FPGA Stratix® V, les FPGA Stratix® IV, les FPGA Stratix® II, les FPGA Cyclone® V, les FPGA Cyclone® IV, les FPGA Arria® V et les FGPA Arria® II GX offrent une solution SDH/SONET entièrement intégrée pour les applications multi-débits, notamment l'interfaçage puce à puce, fond de panier et côté ligne. Le tableau 1 donne un aperçu de la solution SDH/SONET complète.

Tableau 1. Solution SDH/SONET complète

Solution

Descriptif

Émetteur-récepteur

Fonction émetteur-récepteur intégrée :

  • Détection/génération de trame A1/A2
  • Alignement des mots
  • Circuits de commande de bits et d'octets

Débits de données (par canal unique)

155,52 Mbit/s

OC-3

STM-1

622,08 Mbit/s

OC-12

STM-4

2,488 Gbps

OC-48

STM-16

9,952 Gbps

OC-192

STM-64

Cartes de développement

Kit de développement de l'intégrité du signal de l'émetteur-récepteur, édition Stratix® II GX
Kit de développement de l'intégrité du signal de l'émetteur-récepteur, édition Stratix® IV GX
Kit de développement de l'intégrité du signal de l'émetteur-récepteur, édition Stratix® IV GT

Rapport de caractérisation SDH/SONET

Rapport de conformité de la caractérisation de la ligne Stratix® II GX/GT SDH/SONET avec :

  • Tolérance de gigue Tx
  • Génération de gigue Tx
  • Tolérance de gigue Rx
  • Conformité de durée d'exécution

Disponible auprès de votre représentant commercial Intel® local

Solutions d'émetteurs-récepteurs externes

Utilisez des FPGA Stratix® V, Stratix® IV, Stratix® III ou Stratix® II haute densité avec un émetteur-récepteur externe (ou un périphérique PHY) dans les applications nécessitant la densité et les performances les plus élevées.

Contexte technologique

Les protocoles basés sur SONET/SDH sont couramment utilisés pour la connectivité de fond de panier dans les systèmes de mise en réseau. Ils vous permettent de réutiliser des normes prédéfinies des spécifications SONET/SDH telles que le cadrage, le brouillage et la détection d'erreurs. Cela permet de réduire la définition globale du système et la complexité de conception. Les fonds de panier SONET/SDH ont tendance à être déployés dans deux styles : la matrice de commutation distribuée (voir la figure 1) et la matrice de commutation centralisée (voir la figure 2). La matrice de commutation centralisée repose sur des cartes de commutation dédiées, tandis que la matrice de commutation distribuée implémente la fonctionnalité de commutation sur la carte de ligne. Intel® FPGA fournit des solutions pour les deux implémentations. Les figures 1 et 2 montrent la différence entre les deux types de matrice de commutation.

Figure 1. Structure de commutation distribuée

Figure 2 Structure de commutation centralisée

Intel fournit une solution complète pour l'implémentation de SONET/SDH sur un fond de panier. Les FPGA Stratix® V, Stratix® IV, Stratix® II, Stratix®, Arria V et Arria II GX offrent des émetteurs-récepteurs capables de prendre en charge des débits de données jusqu'à OC-192 (10 Gbit/s) en utilisant un seul canal. Des fonctionnalités dédiées, telles que les détecteurs de motifs A1A2 et les aligneurs de mots, sont implémentées dans le cœur de l'émetteur-récepteur pour réduire la quantité de structure FPGA nécessaire pour prendre en charge le protocole. La structure flexible de boucle à verrouillage de phase (PLL) garantit que tous les débits de données peuvent être atteints à partir d'une seule source d'horloge.

Appareils

Norme protocolaire