Solution Intel® FPGA V-by-One

Solution

Descriptif

Appareil

Interface physique

Les E/S d'émetteur-récepteur intégrées au sein du FPGA prennent en charge le protocole PHY jusqu'à 32 voies à 3,75 Gbit/s maximum

Partenaire IP Core V-by-One

Noyau IP V-by-One HS de Bitec (prenant en charge la révision de spécification 1.1)

Matériel de développement