Présentation
Kit de développement
Noyau IP | Catégorie des noyaux IP |
---|---|
Top level generated instrumentation fabric | Debug & Performance |
Altera Arria 10 XCVR Reset Sequencer | Other |
Nios II Gen2 Processor | NiosII |
Nios II Gen2 Processor Unit | NiosII |
On-Chip Memory (RAM or ROM) | OnChipMemory |
Arria 10 External Memory Interfaces | ExternalMemoryInterfaces |
EMIF Core Component for 20nm Families | ExternalMemoryInterfaces |
EMIF Error Correction Code (ECC) Component | Internal Components |
EMIF Error Correction Code (ECC) Component for Arria 10 | Internal Components |
Arria 10 External Memory Interfaces Debug Component | ExternalMemoryInterfaces |
alt_mem_if JTAG to Avalon Master Bridge | BridgesAndAdaptors |
Avalon-ST JTAG Interface | QsysInterconnect |
Avalon-ST Packets to Bytes Converter | QsysInterconnect |
Avalon-ST Channel Adapter | QsysInterconnect |
Avalon Packets to Transaction Converter | QsysInterconnect |
Avalon-ST Timing Adapter | QsysInterconnect |
Avalon-ST Single Clock FIFO | QsysInterconnect |
Reset Controller | QsysInterconnect |
Avalon-ST Bytes to Packets Converter | QsysInterconnect |
MM Interconnect | QsysInterconnect |
Avalon-MM Master Translator | QsysInterconnect |
Avalon-MM Slave Translator | QsysInterconnect |
Avalon-MM Pipeline Bridge | QsysInterconnect |
JTAG UART | ConfigurationProgramming |
System ID Peripheral | Other |
Clocked Video Input II (4K Ready) | AudioVideo |
Video and Image Processing Suite | Other |
Clocked Video Output II (4K Ready) | AudioVideo |
Video Input Bridge | AudioVideo |
alt_vip_cvo_core | AudioVideo |
Switch II (4K Ready) | Video and Image Processing |
Frame Buffer II (4K Ready) | AudioVideo |
Interval Timer | Peripherals |
Memory-Mapped Demultiplexer | QsysInterconnect |
Memory-Mapped Multiplexer | QsysInterconnect |
Avalon-ST Handshake Clock Crosser | QsysInterconnect |
Avalon-MM Master Agent | QsysInterconnect |
Avalon-MM Slave Agent | QsysInterconnect |
Memory-Mapped Router | QsysInterconnect |
IRQ Mapper | QsysInterconnect |
IRQ Clock Crosser | QsysInterconnect |
ALTCLKCTRL | ClocksPLLsResets |
Arria 10 Transceiver Native PHY | TransceiverPHY |
Transceiver PHY Reset Controller | TransceiverPHY |
SDI II | TransceiverPHY |
Arria 10 FPLL | ClocksPLLsResets |
Altera IOPLL | ClocksPLLsResets |
Description détaillée
Préparer le modèle de conception dans l’interface graphique du logiciel Quartus Prime (version 14.1 et ultérieure)
Remarque : Après avoir téléchargé l’exemple de conception, vous devez préparer le modèle de conception. Le fichier que vous avez téléchargé se présente sous la forme d’un fichier <project>.par qui contient une version compressée de vos fichiers de conception (similaire à un fichier .qar) et des métadonnées décrivant le projet. La combinaison de ces informations est ce qui constitue un fichier <projet>.par. Dans les versions 16.0 ou plus récentes, vous pouvez simplement double-cliquer sur le fichier <project>.par et Quartus lancera ce projet.
Le deuxième moyen d’afficher le modèle de projet consiste à utiliser l’Assistant Nouveau projet (Assistant Nouveau projet > fichier). Après avoir entré le nom du projet et le dossier sur le premier panneau, le deuxième panneau vous demandera de spécifier un projet ou un modèle de projet vide. Sélectionnez le modèle de projet. Vous verrez une liste des projets de modèles de conception que vous avez chargés auparavant, ainsi que divers « brochages de base » qui contiennent le brochage et les paramètres de divers kits de développement. Si vous ne voyez pas votre modèle de conception dans la liste, cliquez sur le lien indiquant installer les modèles de conception encerclés ci-dessous :
Accédez au fichier <project>.par que vous avez téléchargé, cliquez sur Suivant, puis sur Terminer, et votre modèle de conception sera installé et affiché dans le volet Project Navigator de Quartus.
Remarque : lorsqu’un design est stocké dans le Design Store en tant que modèle de design, il a déjà été testé par rapport à la version indiquée du logiciel Quartus. La régression garantit que le modèle de conception passe les étapes d’analyse/synthèse/montage/assemblage dans le flux de conception Quartus.
Préparer le modèle de conception dans la ligne de commande du logiciel Quartus Prime
Sur la ligne de commande, tapez la commande suivante :
quartus_sh --platform_install -package <répertoire du projet>/<projet>.par
Une fois le processus terminé, saisissez :
quartus_sh --platform -name <projet>
Note:
* Version ACDS : 19.2.0 Pro