FPGA et SoC Intel® Arria® 10

FPGA et SoC les plus performants de 20 nm1

Les FPGA Intel® Arria® 10 offrent des performances de cœur plus rapides et jusqu'à 20 % d'avantage fMAX par rapport à la concurrence, en utilisant des conceptions OpenCore disponibles publiquement.1Les FPGA et SoC Intel® Arria® 10 consomment jusqu'à 40 % moins d'énergie que les FPGA et SoC de la génération précédente et sont dotés des seuls blocs de traitement numérique du signal (DSP) à virgule flottante du secteur avec des vitesses allant jusqu'à 1,5 téra d'opérations en virgule flottante par seconde ( TFLOPS).1

Le SoC Intel® Arria® 10 basé sur ARM* 20 nm offre des performances optimales, une efficacité énergétique, un petit facteur de forme et un faible coût pour les applications de milieu de gamme. Le SoC Intel Arria 10, basé sur la technologie de traitement 20 nm de TSMC, combine un système de processeur dur (HPS) ARM Cortex*-A9 MPCore* à double cœur avec une technologie de logique programmable de pointe qui comprend des blocs de traitement du signal numérique à virgule flottante renforcé (DSP ). Le SoC Intel Arria 10 est équipé d'un processeur doté d'un riche ensemble de fonctionnalités de périphériques intégrés, de blocs DSP renforcés à virgule flottante à précision variable, d'émetteurs-récepteurs haute vitesse intégrés, de contrôleurs de mémoire matérielle et de contrôleurs de propriété intellectuelle (IP) de protocole - le tout en un seul package hautement intégré.

Voir également : logiciel de conception de FPGA et SoC Intel® Arria® 10, Design Store, Téléchargements, Communauté et Assistance

FPGA et SoC Intel® Arria® 10

Système de processeur matériel (SPM)

Les SoC Intel® Arria® 10 disposent d'un système de processeur dur (HPS) basé sur un processeur ARM* Cortex*-A9 MPCore* double cœur qui est plus rapide, plus sécurisé et compatible avec les logiciels des SoC de la génération précédente. Avec les SoC Intel® Arria® 10, vous pouvez réduire la taille de la carte tout en augmentant les performances en intégrant un processeur de classe GHz, une logique FPGA et des fonctions de traitement du signal numérique (DSP) dans un système unique personnalisable par l'utilisateur sur une puce. Les SoC Intel® Arria® 10 offrent la plus large sélection de densités logiques FPGA à ce jour. Ces améliorations répondent aux exigences de performance, de puissance et de sécurité des équipements de communication, de diffusion, d'informatique et de stockage de nouvelle génération.

Caractéristiques HPS de la famille de SoC Intel® Arria® 10

Le HPS est commun à tous les appareils de la série Intel® Arria® 10 SoC.

Émetteurs-récepteurs

Applications d'émetteur-récepteur Intel® Arria® 10 FPGA et SoC

Les émetteurs-récepteurs FPGA et SoC Intel® Arria® 10 sont bien adaptés pour :

  • Têtes radio distantes.
  • Transmission de données Nx100G.
  • Accélération serveur
  • Traitement vidéo 4K.
  • Radar militaire.
  • Et bien d'autres applications à haut débit.
  • Basés sur une technologie de traitement de 20 nm, les FPGA et SoC Intel® Arria® 10 offrent plus de 3,3 Tbit/s de bande passante série totale. Les appareils Intel® Arria® 10 GX offrent jusqu'à 96 canaux à 17,4 Gbit/s pour les applications à courte portée ainsi que jusqu'à 12,5 Gbit/s pour la prise en charge du fond de panier. En outre, les FPGA Intel® Arria® 10 GT offrent des débits de données allant jusqu'à 25,78 Gbit/s, offrant des performances de bande passante haut de gamme dans un appareil de milieu de gamme.

Caractéristiques de l'émetteur-récepteur FPGA et SoC Intel® Arria® 10

Les émetteurs-récepteurs FPGA et SoC Intel® Arria® 10 disposent d'un ensemble de fonctionnalités polyvalentes pour gérer une large gamme de liaisons et fournir un fonctionnement de liaison sans erreur, notamment des couches complètes d'attachement de support physique (PMA) et de sous-couche de codage physique (PCS). De plus, des blocs de propriété intellectuelle (IP) durs PCI Express* (PCIe*) dédiés offrent une pile de protocoles renforcée complète pour prendre en charge PCIe* Gen1, Gen2 et Gen3x8. La figure suivante montre le riche ensemble de fonctionnalités disponibles pour implémenter des liaisons série à haut débit avec les avantages décrits.

Modes de bloc DSP

Les trois modes de bloc DSP disponibles sont les suivants :

  • Mode virgule flottante.
  • Mode de précision standard.
  • Mode haute précision.

Traitement en virgule flottante renforcé dans les FPGA et SoC Intel® Arria® 10

Dans les appareils Intel® Arria® 10, Intel a amélioré le bloc DSP à précision variable en incluant des opérateurs à virgule flottante renforcés. Le bloc DSP à précision variable FPGA et Soc Intel® Arria® 10 comporte un nouveau mode virgule flottante qui offre des performances en virgule flottante révolutionnaires allant jusqu'à 1,5 TeraFLOP.

L'innovation architecturale dans la mise en œuvre des blocs DSP (traitement du signal numérique) à virgule flottante renforcés à simple précision IEEE 754 dans les FPGA et SoC Intel® Arria® 10 permet des taux de traitement jusqu'à 1,5 TFLOP (Tera Floating-point Operations Per Second) et une puissance efficacité jusqu'à 40 GFLOPs/Watt.

Avec les trois modes disponibles pour les blocs Intel® Arria® 10DSP (virgule fixe de précision standard, virgule fixe de haute précision et virgule flottante de simple précision), les concepteurs peuvent implémenter une variété d'algorithmes qui nécessitent une virgule fixe jusqu'au opérations en virgule flottante de précision double conformes à la norme IEEE 754. Le traitement en virgule flottante renforcé offre aux concepteurs la possibilité d'implémenter des algorithmes en virgule flottante avec des performances et une efficacité énergétique similaires à celles en virgule fixe. Cela peut être réalisé sans aucun compromis sur la puissance, la surface ou la densité et sans perte de caractéristiques ou de fonctionnalités en virgule fixe.

Les FPGA et SoC Intel® Arria® 10 constituent une solution convaincante pour les systèmes sans fil industriels, les applications intensives en calcul telles que le calcul haute performance, l'apprentissage automatique, les radars haute précision et les applications d'accélération des centres de données.

Mode virgule flottante

Un seul bloc DSP en mode virgule flottante fournit un multiplicateur à virgule flottante simple précision IEEE 754 et un additionneur à simple précision IEEE 754, offrant les meilleures performances en virgule flottante sur tous les FPGA du marché. Ces opérateurs à virgule flottante permettent aux conceptions à virgule flottante d'être similaires aux conceptions à virgule fixe traditionnelles, offrant les avantages de la virgule flottante sans frais supplémentaires pour les concepteurs de FPGA. De plus, les concepteurs peuvent rester en virgule flottante, éliminant ainsi des mois de conversion d'algorithmes en virgule fixe et de vérification de l'exactitude.

Le mode virgule flottante offre :

  • Un multiplicateur simple précision IEEE 754 et un additionneur simple précision IEEE 754 dans chaque bloc DSP.
  • Prise en charge des opérations en virgule flottante, telles que : AxB, A+C, AC, AxB+C, AxB-C, Acc=AxB+Acc.
  • Opérations vectorielles pour prendre en charge la convolution, les produits scalaires et d'autres fonctions d'algèbre linéaire.
  • Multiplication complexe par transformation de Fourier rapide (FFT).

En plus des capacités en virgule flottante, le nouveau bloc de prévision variable comprend :

  • Registres de pipeline internes pour un fMAX plus rapide et une consommation d'énergie réduite.
  • 108 entrées, 74 sorties.
  • Mode de multiplication 18x19, permettant au pré-additionneur d'utiliser deux entrées 18 bits.
  • Deuxième accumulateur optionnel (registre de rétroaction) pour un filtrage série complexe.
  • Deux multiplicateurs indépendants 18 x 19.
  • Banques de registres de coefficients 18 bits ou 28 bits intégrées, disponibles avec ou sans la fonction de pré-additionneur.

Bus cascade

Tous les modes de bloc DSP disposent d'un accumulateur 64 bits et chaque bloc DSP à précision variable est livré avec un bus en cascade 64 bits. Le bus en cascade permet la mise en œuvre d'un traitement de signal encore plus précis grâce à la mise en cascade de plusieurs blocs à l'aide d'un bus dédié.

L'architecture DSP à précision variable permet une compatibilité descendante. Elle peut prendre en charge efficacement les applications DSP 18 bits existantes, telles que le traitement vidéo haute définition, la conversion numérique ascendante ou descendante et le filtrage multi-débit.

Une suite complète d'outils pour accélérer la productivité des concepteurs comprend une entrée de conception basée sur le modèle, basée sur C et HDL/IP.

Vous avez besoin d'encore plus de performances en virgule flottante ? Les conceptions Intel® Arria® 10 offrent une conception transparente et une voie de migration des appareils vers les appareils Stratix 10 offrant jusqu'à 10 TFLOPS de performances. Pour de plus amples informations, contactez votre représentant commercial le plus proche

Infos sur le produit et ses performances

1

Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.com/benchmarks.

2

Les fonctionnalités et avantages des technologies Intel® dépendent de la configuration du système et peuvent nécessiter du matériel et des logiciels compatibles, ou l'activation de services. Les résultats varient selon la configuration. Aucun ordinateur ne saurait être totalement sécurisé. Consultez le constructeur ou le revendeur de votre système ou apprenez-en plus sur http://www.intel.ca.