FPGA Intel® Cyclone® 10 GX

Les FPGA Intel® Cyclone® 10 GX sont les premiers appareils à faible coût construits sur un processus 20 nm hautes performances, offrant un avantage en termes de performances pour les applications qui requièrent une bonne rentabilité.

Voir aussi : logiciels de conception, boutique de conception, téléchargements, communauté et assistance des FPGA Intel® Stratix® 10 GX

FPGA Intel® Cyclone® 10 GX

Interfaces de mémoire externe

Les appareils Intel® Cyclone® 10 GX fournissent une architecture efficace qui permet jusqu'à 72 bits de largeur d'interfaces mémoire DDR3 jusqu'à 1 866 Mbit/s. Cela permet de prendre en charge un niveau élevé de bande passante système dans la petite structure de banc d'E/S modulaire. Les E/S sont conçues pour fournir une prise en charge hautes performances des normes de mémoire externe existantes et émergentes.

Par rapport à la génération précédente de FPGA Cyclone®, la nouvelle architecture et la solution offrent les avantages suivants :

  • Temporisation pré-fermée dans le contrôleur et à partir du contrôleur au PHY
  • Placement plus facile des broches

Pour des performances et une flexibilité maximales, l'architecture offre un contrôleur de mémoire dur et un PHY dur pour les interfaces clés.

  • La solution offre des interfaces de mémoire externe entièrement renforcées pour plusieurs protocoles
  • Les appareils comportent des colonnes d'E/S qui sont mélangées dans la structure logique centrale au lieu de banques d'E/S sur la périphérie de l'appareil
  • Un seul bloc processeur Nios® II dur calibre toutes les interfaces mémoire dans une colonne d'E/S
  • Les colonnes d'E/S sont composées de groupes de modules d'E/S appelés bancs d'E/S
  • Chaque banque d'E/S contient une PLL entière dédiée (IO_PLL), un contrôleur de mémoire matérielle et une boucle à verrouillage de retard
  • L'arborescence d'horloge PHY est plus courte que celle des appareils Cyclone® de la génération précédente et ne couvre qu'une seule banque d'E/S

La famille de processeurs Nios® II se compose de deux cœurs d'architecture Harvard 32 bits configurables :

  • Rapide (/f core) : pipeline à six étages optimisé pour des performances optimales, unité de gestion de la mémoire (MMU) ou unité de protection de la mémoire (MPU) en option
  • Économique (/ core) : optimisé pour les plus petites tailles et disponible gratuitement (aucune licence requise)

Vous avez besoin de booster vos performances ? Pas de problème... L'accélération matérielle est aussi simple que d'utiliser la logique programmable d'un FPGA pour décharger et accélérer les tâches qui sont généralement implémentées dans un logiciel d'application. En savoir plus sur la page web du processeur Nios® II

Pour plus d'informations sur les outils de développement de logiciels gratuits, visitez la page web Nios® II - Outils de conception de processeur.

Pour la formation sur le processeur Nios® II, visitez la page web Intel® FPGA Technical Training.