Kits de développement Signal Integrity de l'émetteur-récepteur Stratix® V GX

Le kit de développement Signal Integrity (SI) de l'émetteur-récepteur Stratix® V GX intègre une plateforme dédiée aux tests de conformité électrique et l'analyse d'interopérabilité. L'accessibilité à plusieurs canaux permet une analyse en situation réelle, mise en œuvre dans le système dont les canaux d'émetteur-récepteur sont mis à disposition par SMA et les connecteurs de l'écran de base de l'infrastructure d'intégration (backplane). Vous pouvez utiliser ce kit de développement pour effectuer les tâches suivantes :

• Évaluer les performances de la liaison de l'émetteur-récepteur de 600 Mbit/s à 12,5 Gbit/s
• Générer et vérifier des modèles de séquences binaires pseudo-aléatoires (PRBS) par le biais d'une interface utilisateur simple d'utilisation (ne requiert pas le logiciel Intel® Quartus® Prime)
• Accéder aux paramètres avancés d'égalisation pour régler les paramètres de liaison d'un taux d'erreurs binaires (BER) optimal
• Analyser la gigue
• Vérifier la conformité de la connexion physique au support (PMA) avec les normes 10GbE, 10GBASE-KR, PCI Express* (PCIe) (Gen1, Gen2 et Gen3), Serial RapidIO*, Ethernet Gigabit, Ethernet 10 Gigabit, XAUI, E/S électrique commune (CEI) 6G, CEI-11G, interface numérique série haute définition (HD-SDI), Interlaken, et d'autres normes majeures
• Utiliser les connecteurs de l'infrastructure d'intégration (blacklane) à hauts débits intégrés pour évaluer la performance de l'infrastructure d'intégration personnalisée et évaluer le BER des liaisons

Remarque :

L'acheteur déclare être un développeur de produits, un développeur de logiciels ou un intégrateur de systèmes et reconnaît que ce produit est un kit d'évaluation non autorisé par la FCC, qu'il est mis à disposition uniquement à des fins d'évaluation et de développement de logiciels et qu'il ne peut être revendu.

Contenu du kit de développement

Le kit de développement SI de l'émetteur-récepteur, Stratix® V GX Edition possède les caractéristiques suivantes :

• Carte de développement Stratix® V GX
  
• Appareil proposé
• 5SGXEA7N2F40C2N
• État de configuration et éléments de configuration
• JTAG
• Intel® FPGA Download Cable embarqué
• Configuration de parallèle passif (FPP) à l'aide de l'appareil MAX® II et une mémoire flash
• Deux stockages de fichiers de configuration
• Circuit de mesure de la température (matrice et température ambiante)
• Horloges
• Oscillateurs programmables 50 MHz, 125 MHz (valeurs préréglées : 624 MHz, 644,5 MHz, 706,25 MHz et 875 MHz)
• Connecteurs SMA permettant d'avoir une horloge de référence différentielle externe à l'horloge de référence de l'émetteur-récepteur
• Connecteurs SMA permettant d'avoir une horloge de référence différentielle externe à la structure FPGA
• Connecteurs SMA permettant d'avoir une horloge différentielle de la broche de sortie PPL (boucle à verrouillage de phase numérique) du FPGA
• Entrée/sortie générale de l'utilisateur
• PHY Ethernet (RGMII) 10-/100-/1000 Mbit/s avec connecteur RJ-45 (cuivre)
• Caractères LCD 16x2
• Un commutateur DIP à 8 postions
• Huit DEL utilisateur
• Quatre boutons de commande utilisateur
• Périphériques mémoire
• Mémoire flash de synchronisation 128 mégaoctets (Mo) (principalement le stockage des configurations FPGA)
• Interfaces série à haut débit
• Sept canaux d'émetteur-récepteur en duplex complet dirigés vers des connecteurs SMA
• Tranche courte dirigée sur une micro-bande
• Six canaux à bande avec toutes les longueurs de tracé mises en correspondance à travers les canaux
• 21 canaux d'émetteur-récepteur à duplex complet dirigés vers un connecteur de fond
• Sept canaux vers un connecteur Molex* Impact*
• Sept canaux vers Amphenol* XCedee*
• Sept canaux qui permettent d'implanter Tyco Strada* Whisper* (le connecteur n'est pas renseigné)
• Alimentation
• Entrée CC pour PC portable
• Marge de tension
• Contenu logiciel du kit de développement SI de l'émetteur-récepteur Stratix® V GX
• Suite de conception complète d'Intel (à télécharger à partir du Centre de téléchargement des FPGA)
• Le logiciel Intel® Quartus® Prime intègre une prise en charge de FPGA Stratix® V
• Licence d'un an incluse
• Suite de conception embarquée Nios® II
• La Bibliothèque de propriété intellectuelle (IP) Intel® FPGA comprend un PCIe, un Ethernet à triple vitesse, une interface SDI (Serial Digital Interface) et des cœurs Intel® FPGA IP de contrôleur haute performance pour DDR3 SDRAM
• Évaluation d'IP disponible grâce au Intel® FPGA IP Evaluation Mode
• Board Update Portal
• Intègre un serveur Web Nios® II et une mise à jour du système à distance
• Board Test System basé sur l'interface graphique utilisateur
• Interfaces vers PC via JTAG
• Paramètres PMA contrôlables par l'utilisateur (préaccentuation, égalisation, etc.)
• Indication d'état (erreurs, BER, etc.)
• Documentation complète
• Guide de l'utilisateur
• Manuel de référence
• Schéma de la carte mère et fichiers de conception de la mise en page