Vous pouvez utiliser ce kit de développement pour effectuer ce qui suit :

  • Développer et tester les modèles PCI Express* (PCIe) à des débits de données pouvant atteindre Gen3 en utilisant la carte de développement PCIe compatible au format court.
  • Développez et testez des sous-systèmes de mémoire pour mémoires DDR3, QDR II+ ou RLDRAM II.
  • Utilisez les connecteurs de la carte mezzanine haut débit (HSMC) pour établir une interface avec une des 35 cartes HSMC différentes offertes par des partenaires, prenant en charge des protocoles comme Serial RapidIO®, Ethernet 10 Gbit/s, SONET, CPRI, OBSAI et d'autres.
Remarques :
L'acheteur déclare être un développeur de produits, un développeur de logiciels ou un intégrateur de systèmes et reconnaît que ce produit est un kit d'évaluation non autorisé par la FCC, qu'il est mis à disposition uniquement à des fins d'évaluation et de développement de logiciels et qu'il ne peut être revendu.
Vous pouvez acheter des cartes filles, des cartes réseau ou des câbles compatibles avec les interfaces des connecteurs HSMC pour les utiliser avec votre kit de développement.

Contenu du kit de développement

Le kit de développement FPGA Stratix® V GX comprend les éléments suivants :

  • Carte de développement FPGA Stratix® V GX (voir la Figure 1)
  • Périphérique proposé :
  • FPGA Stratix® V GX : 5SGXEA7K2F40C2N
  • Configuration, état et éléments d'installation
  • JTAG
  • Câble USB-BlasterTM II embarqué
  • Configuration FPP (Fast passive parallel) via le périphérique MAX® V et mémoire flash
  • Un bouton de réinitialisation de configuration
  • Un bouton de réinitialisation du processeur
  • Deux boutons de configuration
  • Horloges
  • Oscillateurs programmables à 50 MHz, 125 MHz, 100 MHz et 148,5 MHz
  • Entrée SMA (LVPECL)
  • Entrée et sortie générales de l'utilisateur
  • PHY Ethernet (SGMII) 10/100/1000 Mbit/s avec connecteur RJ-45 (cuivre)
  • LCD à 16x2 caractères
  • Un commutateur DIP (Double package In-line) à 8 positions
  • Seize DEL utilisateur
  • Trois boutons de commande utilisateur
  • Périphériques mémoire
  • SDRAM DDR3 (1 152 Mo, x72 bits de large)
  • SRAM QDR II+ (4,5 Mo, 2 Mo x18 bits de large)
  • Empreinte compatible avec QDR II 4 Mo x18 bits de large)
  • RLDRAM II (72 Mo de CIO RLDRAM II avec un bus de données de 18 bits)
  • Composants et interfaces
  • Connecteurs de périphérie PCIe x 8
  • Deux connecteurs HSMC
  • SMB pour entrée et sortie d'interface numérique série (SDI)
  • Cage optique QSFP
  • PHY Ethernet (SGMII) 10/100/1000 Mbit/s avec connecteur RJ-45 (cuivre)
  • Puissance
  • Entrée CC pour ordinateur portable
  • Connecteur de périphérie PCIe
  • Serveur Web du processeur Nios® II et mise à jour du système à distance
  • Bouclage et débogage des cartes HSMC
  • Carte d'alimentation et câbles
  • Contenu logiciel du kit de développement FPGA Stratix® V GX
  • Documentation complète
  • Guide de l'utilisateur
  • Manuel de référence
  • Schéma de la carte mère et fichiers de conception de la mise en page
  • Board Test System basé sur l'interface graphique utilisateur
  • Comprend des projets complets du logiciel Intel® Quartus® avec RTL Open Source
  • Board Update Portal
  • Comprend des projets complets du logiciel Intel® Quartus® avec RTL Open Source
  • Logiciel de conception Intel® Quartus® Prime, Development Kit Edition (DKE)
  • Licence d'utilisation de la version complète du logiciel de conception Intel® Quartus® Prime pour un an.