Suite de traitement vidéo et d'image Intel® FPGA IP

La suite de traitement vidéo et image d'Intel FPGA est une collection de fonctions de propriété intellectuelle (IP) d'Intel FPGA que vous pouvez utiliser pour faciliter le développement de conceptions personnalisées de traitement vidéo et image. Ces fonctions IP FPGA d'Intel peuvent être utilisées dans une grande variété d'applications de traitement et d'affichage d'images, telles que la diffusion en studio, la vidéoconférence, les réseaux AV, l'imagerie médicale, la ville intelligente/le commerce de détail et le grand public.

Manuel d'utilisation de la suite de traitement vidéo et image >

Suite de traitement vidéo et d'image Intel® FPGA IP

Fonctions IP Intel FPGA de la suite de traitement vidéo et d'image

Fonction IP Intel® FPGA

Descriptif

Filtre 2D FIR II

Implémente un filtre à réponse impulsionnelle finie (FIR) 3x3, 5x5 ou 7x7 sur un flux de données d'image afin de lisser ou d'accentuer les images.

Mélangeur et mélangeur II Alpha

Mélange et mixe plusieurs flux d'images - utile pour mettre en œuvre la superposition de texte et le mixage image dans l'image.

Moniteur vidéo Avalon-ST

Capture les paquets de données vidéo sans ajouter de délais supplémentaires et se connecte au système de traçage IP pour collecter les données de traçage vidéo.

Nettoyeur de diffusion vidéo en continu Avalon-ST

Supprime et répare les séquences non idéales et les cas d'erreur
présents dans le flux de données entrant pour produire un flux de sortie conforme au modèle d'utilisation idéal implicite.

Rééchantillonneur de chroma II

Modifie la fréquence d'échantillonnage des données chroma pour les images, par exemple de 4:2:2 à 4:4:4 ou de 4:2:2 à 4:2:0.

Clipper II

Fournit un moyen de pincer les flux vidéo et peut être configuré au moment de la compilation ou de l'exécution.

Entrée vidéo synchronisée (CVI), entrée vidéo synchronisée II (CVI II), sortie vidéo synchronisée (CVO) et sortie vidéo synchronisée II (CVO II).

Les noyaux IP de l'interface vidéo cadencée convertissent les formats vidéo cadencés (tels que BT656, BT1120 et DVI) en vidéo Avalon-ST, et vice versa.

Séquenceur de plans de couleur II

Modifie la façon dont les échantillons du plan couleur sont transmis à travers l'interface Avalon-ST. Cette fonction peut être utilisée pour diviser et joindre des flux vidéo, ce qui permet de contrôler l'acheminement des échantillons du plan couleur.

Convertisseur d'espace couleur II (CSC II)

Convertissez les données d'image entre une variété d'espaces couleur différents tels que RGB vers YCrCb.

Bandes de garde configurables

Le noyau IP des bandes de garde configurables compare chaque plan de couleur du flux vidéo d'entrée aux valeurs des bandes de garde supérieure et inférieure.

Synchroniseur de contrôle

Synchronise les modifications apportées au flux vidéo en temps réel entre deux fonctions.

Désentrelaceur II

Convertit les formats vidéo entrelacés en format vidéo progressif en utilisant un algorithme de désentrelacement adaptatif au mouvement. Prend également en charge les algorithmes « bob » et « weave », la détection des bords à faible angle, la détection de la cadence 3:2 et la faible latence.

Tampon de trame II

Mise en mémoire tampon des images vidéo dans la mémoire vive externe. Ce cœur prend en charge le double ou le triple tampon avec une gamme d'options pour l'abandon et la répétition des trames.

Lecteur de trame II

Lit la vidéo à partir de la mémoire externe et la sort sous forme de flux.

Correcteur de gamma II

Permet de corriger les flux vidéo en fonction des propriétés physiques des appareils d'affichage.

Entrelaceur II

Convertit la vidéo progressive en vidéo entrelacée en supprimant la moitié des lignes des images progressives entrantes.

Convertisseur II

La fonction IP FPGA Intel Scaler II basée sur le code HDL utilise moins d'espace que le Scaler de première génération dans la suite de traitement vidéo et image tout en offrant de meilleures performances. La fonction convertisseur II réduit encore les ressources nécessaires grâce à la nouvelle prise en charge du taux d'échantillonnage des données chroma 4:2:2. Les algorithmes linéaires et polyphasés sont tous deux disponibles avec une nouvelle fonctionnalité d'algorithme adaptatif des bords pour réduire le flou tout en maintenant le réalisme.

Commutateur II

Permettre le changement de flux vidéo en temps réel.

Générateur de séquence de test II

Générer un flux vidéo contenant des barres de couleur fixes à utiliser comme mire.

Système de traçage

Surveille les données capturées à partir du moniteur vidéo et se connecte à la console du système hôte via JTAG ou USB pour l'affichage.

Exemples de conception et trousses de développement

Les exemples de conception suivants sont disponibles pour que vous puissiez les exécuter sur les trousses de développement.

Mesures de qualité de l'IP

Basique

Année de la première publication de l'IP

2009

Dernière version du logiciel Intel® Quartus® prise en charge

18.1

État

Production

Livrables

Les livrables du client comprennent les éléments suivants :

    Fichier de conception (code source crypté ou netlist post-synthèse)

    Modèle de simulation pour ModelSim* édition Intel® FPGA

    Contraintes de synchronisation et de topologie

    Banc d'essai ou exemple de conception

    Documentation avec contrôle de révision

    Fichier Readme



    Oui

    Oui

    Oui

    Oui

    Oui

    Non

Tout autre livrable du client fourni avec l'IP

Aucun

GUI de paramétrage permettant à l'utilisateur final de configurer l'IP

Oui

Le cœur IP est activé pour la prise en charge du mode d'évaluation Intel FPGA IP

Oui

Langue source

Verilog

Langue Testbench

Verilog

Pilotes logiciels fournis

Fichier sw.tcl

Assistance système d'exploitation (SE) du pilote

Déploiement

Interface utilisateur

Vidéo cadencée (entrée vidéo cadencée et sortie vidéo cadencée), Avalon®-ST (tous les autres chemins de données).

Métadonnées IP-XACT

Non

Vérification

Simulateurs pris en charge

ModelSim, VCS, Riviera-PRO, NCSim

Matériel validé

Arria® II GX/GZ, Arria® V, Intel® Arria® 10, Cyclone® IV ES/GX, Cyclone® V, Intel® Cyclone® 10, Intel® MAX® 10, Stratix® IV, Stratix® V

Tests de conformité aux normes de l'industrie effectués

Non

Si oui, quel(s) test(s) ?

Si oui, sur quel(s) périphérique(s) Intel FPGA ?

Si oui, date réalisée

Si non, est-ce prévu ?

Interopérabilité

IP a subi des tests d'interopérabilité

Oui

Si oui, sur quel(s) périphérique(s) Intel FPGA

Intel Arria 10, Intel Cyclone 10

Rapports d'interopérabilité disponibles