Video and Vision Processing Suite
La suite Intel® FPGA Video and Vision Processing est une collection de fonctions de propriété intellectuelle (PI) FPGA Intel nouvelle génération que vous pouvez utiliser pour faciliter le développement de conceptions de traitement vidéo et d'images personnalisées. Ces fonctions de PI FPGA Intel sont adaptées à une large variété d'applications de traitement et d'affichage, telles que la diffusion en studios, la vidéo conférence, le réseau AV, l'imagerie médicale, l'inspection et la robotique industrielles, la ville intelligente, la vente au détail et le grand public.
Guide de l'utilisateur de la suite de traitement vidéo et vision Intel® FPGA IP ›
Video and Vision Processing Suite
Video and Vision Processing Suite comprend des cœurs qui s'étendent des simples fonctions d'assemblage telles que la suite vidéo cadencée et la suite générique, la conversion d'espace colore, et le mixeur aux fonctions de traitement sophistiquées qui peuvent mettre en œuvre une mise à l'échelle programmable, une correction non linéaire arbitraire, une table de recherche 3D ainsi que des mappages de tonalités adaptables.
- Toutes les IP de traitement vidéo et de vision utilisent des interfaces de streaming de données vidéo Intel® FPGA pour les E/S vidéo, basées sur le protocole standard de l'industrie AXI4-Stream.
- Vous pouvez combiner les IP de traitement vidéo et image avec votre propre IP exclusive.
- Grâce à l'architecture du FPGA Intel® Agilex™, la suite de traitement vidéo et vision est capable de traiter des vidéos 8K à 60 ips avec quatre pixels en parallèle à 600 MHz.
- Prise en charge de la flexibilité de traitement de 1 à 8 pixels en parallèle.
- Prise en charge de 1 à 4 symboles de couleur par pixel et des espaces couleur RVB et YCbCr 444, 422 et 420.
- Précision des données de 8 à 16 bits par symbole.
- Champs vidéo de 1 à 16 384 pixels en hauteur et en largeur.
Les interfaces d'agent à mappage de mémoire Avalon pour le contrôle de l'exécution et l'interface hôte à mappage de mémoire Avalon pour l'utilisation de la mémoire externe permettent une conversion extrêmement simple dans Intel® Platform Designer vers des interfaces à mappage de mémoire standard de l'industrie AXI4-S ou AXI4-Stream, le cas échéant.
- Vous pouvez utiliser l'IP de traitement vidéo et vision pour créer une chaîne de signaux de traitement vidéo et image personnalisée à l'aide de Platform Designer, et intégrer automatiquement des processeurs et des périphériques embarqués et générer une logique d'arbitrage.
Fonctionnalités
Fonctions de la suite de traitement vidéo et vision Intel® FPGA IP
Fonction de PI FPGA Intel® |
Descriptif |
---|---|
Entrée vidéo cadencée (CVI, Clocked Video Input) et sortie vidéo cadencée (CVO, Clocked Video Output) |
Les IP d'interface vidéo cadencée convertissent les formats vidéo cadencés (comme BT656, BT1120 et DVI) en vidéos AXI4-Streaming et vice versa. |
Remappe les données de pixel et les informations de synchronisation vidéo à partir du protocole de flux à trame complète FPGA Intel® au format vidéo cadencé. |
|
Remappe les données de pixel et les informations de synchronisation vidéo du format vidéo cadencé au protocole de flux à trame complète FPGA Intel®. |
|
Fournit une conversion transparente entre les protocoles en continu à trame complète FPGA Intel® et la vidéo en continu lite FPGA Intel®. |
|
Diffuse un seul bus vidéo d'entrée (dans plusieurs formats) vers plusieurs destinations. |
|
Achemine les signaux discrets autour d'une conception FPGA sous le contrôle des logiciels. Un point de croisement de données de M entrées à N sorties pour les signaux à un seul bit. |
|
Extracteur et routeur de stroboscopes Genlock multicanaux. Cette PI permet de transmettre des signaux de synchronisation Genlock à des générateurs d'horloge vidéo multidébits FPGA internes ou externes, afin de faciliter la synchronisation des horloges d'entrée et de sortie vidéo et/ou la synchronisation des images, sur la base de marqueurs de synchronisation vidéo dérivés des noyaux de PI de connectivité vidéo. |
|
Génère des signaux de synchronisation vidéo en temps réel selon les normes de Trame complète ou de Vidéo cadencée. |
|
Génère un flux vidéo qui contient une séquence de test. |
|
Récupère une zone active d'un flux vidéo et élimine le reste. |
|
Fournit une solution efficace pour la conversion de l'espace couleur et de la gamme dynamique des vidéos, l'incrustation chromatique et la création d'effets artistiques. |
|
Applique des corrections géométriques et des distorsions non linéaires arbitraires à un flux vidéo en temps réel. |
|
Corrige les images et les vidéos mal exposées pour révéler les détails invisibles. |
|
Redimensionne le flux vidéo d'entrée pour produire une sortie d'une hauteur et/ou d'une largeur différente. |
|
Implémente un filtre à réponse impulsionnelle finie (FIR) 3x3, 5x5 ou 7x7 sur un flux de données d'image afin de lisser ou d'accentuer les images. |
|
Permet de changer de flux vidéo en temps réel. |
|
Vous permet de superposer des champs vidéo provenant de plusieurs entrées, avec ou sans Alpha Blending (transparence). Le mixeur est utilisé pour mettre en œuvre la superposition de texte et le mixage d'image dans l'image. |
|
Convertit les différents formats d'échantillonnage chromatique disponibles dans l'espace couleur YCbCr, par exemple de 4:2:2 à 4:4:4 ou de 4:2:2 à 4:2:0. |
|
Convertit les données vidéo entre les espaces couleur tels que RVB en YCbCr. |
|
Convertissez les données d'image entre une variété d'espaces couleur différents tels que RGB vers YCrCb. |
|
Met en mémoire tampon les trames vidéo dans la RAM externe. Cette IP prend en charge la mise en double ou triple tampon avec toute une gamme d'options pour les chutes et répétitions de trames. |
|
Convertit entre trois protocoles d'interface : le flux vidéo Avalon, la variante lite du flux vidéo FPGA Intel® et variante complète du flux vidéo FPGA Intel®. |
|
Permet de transmettre plusieurs pixels dans un seul cycle d'horloge (battement). Convertit une valeur de pixels en parallèle à l'interface d'entrée en un nombre supérieur ou inférieur de pixels en parallèle à l'interface de sortie. |
|
Compare chaque plan de couleur du flux vidéo d'entrée aux valeurs des bandes de garde supérieure et inférieure. Remplace la valeur du pixel tombant en dehors des bandes de garde par les valeurs des bandes de garde respectives. |
|
Fournit une solution de stockage tampon FIFO avec des interfaces d'entrée et de sortie conformes au protocole de flux vidéo FPGA Intel®. |
|
Convertit les formats vidéo entrelacés en format vidéo progressif en utilisant un algorithme de désentrelacement. Actuellement, il ne prend en charge que l'algorithme « bob » (« weave », détection des bords à faible angle, détection de la cadence 3:2 et adaptateur de mouvement à ajouter à l'avenir). |
|
Supprime et répare les séquences non idéales et les cas d'erreur présents dans le flux de données entrant pour produire un flux de sortie conforme au modèle d'utilisation idéal implicite. |
|
Séquenceur de plans de couleur |
Modifie la façon dont les échantillons du plan couleur sont transmis à travers le protocole de vidéo en continu FPGA Intel®. Cette fonction peut être utilisée pour diviser et joindre des flux vidéo, ce qui permet de contrôler l'acheminement des échantillons du plan couleur. |
Correcteur Gamma |
Permet de corriger les flux vidéo en fonction des propriétés physiques des dispositifs d'affichage. |
Convertit la vidéo progressive en vidéo entrelacée en supprimant la moitié des lignes des images progressives entrantes. |
|
Chroma Key | Ajoute un plan alpha supplémentaire à chaque pixel entrant de données vidéo. La valeur alpha attachée est soit constante soit conditionnelle, selon la valeur du pixel. Cette IP en conjonction avec l'IP du mélangeur permet les applications Chroma Key. |
Nettoyeur de flux | Corrige les flux de vidéo brisés. |
Mesures de qualité de PI
Basique |
|
---|---|
Année de première publication de PI |
2021 |
Dernière version du logiciel Intel® Quartus® prise en charge? |
Oui |
État |
Production |
Livrables |
|
Les livrables du client comprennent les éléments suivants : Fichier de conception (code source crypté ou netlist post-synthèse) Contraintes de synchronisation et de topologie Banc d'essai ou exemple de conception Documentation avec contrôle de révision |
Oui Oui Oui |
Tout autre livrable du client fourni avec la PI |
Aucun |
GUI de paramétrage permettant à l'utilisateur final de configurer la PI |
Oui |
La PI est activée pour la prise en charge du mode Intel FPGA IP Evaluation Mode |
Oui |
Langue source |
Système Verilog |
Langue du banc d'essai |
Système Verilog |
Pilotes logiciels fournis |
Oui |
Assistance système d'exploitation (SE) du pilote |
Sans système d'exploitation |
Déploiement |
|
Interface utilisateur |
Vidéo cadencée (dans les IP concernées), vidéo Avalon Streaming, streaming à trame complète Intel® FPGA, streaming vidéo Intel® FPGA, cartographié sur Intel® Avalon |
Métadonnées IP-XACT |
Non |
Vérification |
|
Simulateurs pris en charge |
VCS, VCS MX, Active-HDL, Riviera-PRO, Xcelium, édition FPGA Questa-Intel®, Questa |
Matériel validé |
Intel® Arria® 10 GX |
Tests de conformité aux normes de l'industrie effectués |
Non |
Si oui, quel(s) test(s)? |
— |
Si oui, sur quel(s) dispositif(s) FPGA Intel? |
— |
Si oui, date réalisée |
— |
Si non, est-ce prévu? |
— |
Interopérabilité |
|
La PI a subi des tests d'interopérabilité |
Oui |
Si oui, sur quel(s) dispositif(s) FPGA Intel? |
Intel® Cyclone® 10, Intel® Arria® 10, Intel® Straitix® 10, Intel® Agilex™ |
Rapports d'interopérabilité disponibles |
— |