CPRI Intel® FPGA IP

Le cœur IP FPGA Intel de l'interface radio publique commune (CPRI) implémente la spécification CPRI V7.0.

Veuillez lire le guide d'utilisation CPRI Intel FPGA IP ›

Veuillez lire le guide d'utilisation E-tile Hard IP

CPRI Intel® FPGA IP

Interface série haut débit CPRI

CPRI est une interface série à haut débit pour les contrôleurs d'équipement radio de réseau (REC) pour recevoir des données et fournir des données à un équipement radio distant (RE). Le cœur CPRI Intel FPGA IP cible les applications de réseau radio distant hautes performances.

Vous pouvez configurer le cœur CPRI Intel FPGA IP en tant que RE ou REC.

Fonctionnalités

  • Conforme à la spécification de l'interface radio publique commune (CPRI) v7.0 (2015-10-09)
  • Prend en charge le contrôleur d'équipement radio (REC) et les configurations de modules d'équipement radio (RE)
  • Prise en charge de négociation automatique du débit binaire de ligne CPRI configurable à l'aide de transceivers haut débit Intel FPGA sur puce.
  • Mode de synchronisation configurable et programmable en cours d'exécution : port hôte ou port agent sur une liaison CPRI.
  • Mesure et étalonnage déterministes de la latence et du délai de l'émetteur (Tx) et du récepteur (Rx). Remarque : Conforme aux exigences de la spécification CPRI R-19, R-20, R-20A, R-21 et R-21A.

Performances du cœur IP CPRI Intel FPGA : Assistance de la vitesse du périphérique et du transceiver

Catégorie de périphériques

Débit binaire de ligne CPRI (Gbps)

0,6144

1,2288

2,4576

3,072

4,9152

6,1440

8,11008

9,8304

10,1376

12,16512

24,33024

FPGA Intel® Stratix® 10

1

-2 / -3

-2 / -2

FPGA Intel® Arria® 10

1

-3 / -4


1

Stratix® V GT

-3 / H3

-2 / H2


1

Stratix V GX

-4 / H3

-2 / H2

1

Arria® V GZ

-4 / H3

-3 / H2

1

Arria V GX

-6 / H6

-5 / H4

-5 / H4

1

Arria V GT

-5/H3

1

Cyclone® V GT

-7 / H5

1

Cyclone V GX

-8 / H7

-7 / H6

1

Les numéros de classe de vitesse inférieurs correspondent à des appareils plus rapides. L'entrée -x indique que la vitesse industrielle Ix et la vitesse commerciale Cx sont prises en charge pour cette famille d'appareils et le débit binaire de la ligne CPRI. Les entrées du tableau indiquent le niveau de vitesse du dispositif pris en charge le plus lent / le niveau de vitesse du transceiver pris en charge.

Mesures de qualité de l'IP

Basique

Année de la première publication de l'IP

2019

Dernière version du logiciel de conception Intel® Quartus® Prime

Cœur Web 19.2

État

Production

Livrables

Les livrables du client comprennent les éléments suivants :

  • Fichier de conception (code source crypté ou netlist post-synthèse)
  • Modèle de simulation pour ModelSim* - Édition Intel FPGA
  • Contraintes de synchronisation et de topologie
  • Documentation avec contrôle de révision
  • Fichier à lire

Oui pour tous. Le modèle de simulation est applicable à toutes les versions de ModelSim, pas seulement à l'édition Intel FPGA.

Tout autre livrable du client fourni avec l'IP

Banc d'essai de simulation client

GUI de paramétrage permettant à l'utilisateur final de configurer l'IP

Oui

Le cœur IP est activé pour la prise en charge du mode d'évaluation Intel FPGA IP

Non, car il s'agit d'un cœur Web. Licence nécessaire avant l'installation.

Langue source

Verilog

Langue Testbench

Verilog

Pilotes logiciels fournis

Assistance système d'exploitation (SE) du pilote

Déploiement

Interface utilisateur

Conformément à la documentation du guide de l'utilisateur

Métadonnées IP-XACT

Non

Vérification

Simulateurs pris en charge

Conformément à la documentation du guide de l'utilisateur

Matériel validé

Oui pour tous les appareils pris en charge

Tests de conformité aux normes de l'industrie effectués

Si oui, quel(s) test(s) ?

Si oui, sur quel(s) périphérique(s) Intel FPGA ?

Si oui, date réalisée

Si non, est-ce prévu ?

Interopérabilité

IP a subi des tests d'interopérabilité

Non

Si oui, sur quel(s) périphérique(s) Intel FPGA

-

Rapports d'interopérabilité disponibles

-