CPLD MAX® V

Les CPLD MAX® V offrent une architecture non volatile unique, une faible consommation d'énergie et des fonctionnalités sur puce, adaptées aux applications Intel Edge-Centric.

Voir aussi : logiciel de conception CPLD MAX ® V , Téléchargements, Communauté et Assistance

CPLD MAX® V

Tirant profit de l'architecture MAX® II, les dispositifs MAX® V combinent des caractéristiques CPLD instantanées et non volatiles avec des fonctionnalités avancées généralement trouvées dans les FPGA, la mémoire sur puce et les oscillateurs internes.

Conçus pour un faible coût

Les CPLD MAX® V sont construits à l'aide d'un processus de fabrication à faible coût combiné à une sélection de packages populaires à faible coût. Un agencement de pastilles d'E/S décalées et limité par les pastilles se traduit par une petite taille de matrice, ainsi qu'une broche d'E/S à faible coût.

Conçu de concert avec le logiciel Quartus Prime

Pour simplifier le processus d'optimisation de la conception, l'architecture MAX® V CPLD et les algorithmes d'adaptation du logiciel Quartus® Prime ont été affinés de concert pour optimiser les performances tPD, tCO, tSU et fMAX avec les broches verrouillées. Au fur et à mesure que les fonctionnalités de conception changent, le logiciel Quartus Prime améliore la capacité à satisfaire ou dépasser les exigences de performances en utilisant des affectations de broches verrouillées et un flux de compilation par bouton-poussoir. Tous les CPLD MAX® V sont pris en charge par le logiciel gratuit Quartus® Prime Lite Edition.