Processeurs Nios® II

Le processeur Nios® II, le processeur le plus polyvalent au monde d'après Gartner Research, est le processeur logiciel le plus utilisé dans l'industrie des FPGA. Le processeur Nios® II offre une flexibilité sans précédent dans le traitement en temps réel d'applications sensibles aux coûts et essentielles à la sécurité (DO-254). Le processeur Nios® II prend en charge toutes les familles FPGA et SoC Intel®.

Bancs d'essai de performance du processeur

DMIPS (banc d'essai Dhrystones 2.1) à Fmax par appareil

Appareils Nios® II /e
Économique
Nios® II /f
Rapide
Cyclone® IV GX
DMIPS à MHz (banc d'essai Dhrystones 2.1)

30 à
175 MHz

190 à
165 MHz
Cyclone V GX
DMIPS à MHz (banc d'essai Dhrystones 2.1)

33 à

220 MHz

192 à

170 MHz

Arria® V GX
DMIPS à MHz (banc d'essai Dhrystones 2.1)

37,5 à

250 MHz

226 à

200 MHz

Intel® Arria I0 GX
DMIPS à MHz (banc d'essai Dhrystones 2.1)

52,5 à

350 MHz

305 à

270 MHz

Stratix® V
DMIPS à MHz (banc d'essai Dhrystones 2.1)
54 à
420 MHz
385 à
350 MHz

Application

Nios® II
Processeur Core

Fabricant

Descriptif

En fonction de la puissance et du coût Cœur économique Nios II Intel Avec seulement 600 éléments logiques, le cœur de processeur économique Nios® II est idéal dans les applications de microcontrôleurs. Le cœur de processeur économique Nios II, les outils logiciels et les pilotes d'appareils sont offerts gratuitement.
Temps réel Cœur rapide Nios II Intel

Des performances en temps réel totalement déterministes, sans gigue, avec des options de fonctionnalités matérielles uniques en temps réel

  • Contrôleur d'interruptions de vecteurs
  • Mémoire à couplage étroit
  • Instructions personnalisées
    (capacité d'utiliser du matériel FPGA pour accélérer une fonction)
  • Pris en charge par des systèmes d'exploitation en temps réel (RTOS) de pointe de l'industrie
  • Le processeur Nios II est le processeur temps réel idéal à utiliser avec des accélérateurs matériels basés sur DSP Builder pour fournir des résultats déterministes et hautes performances en temps réel
Traitement des applications Cœur rapide Nios II Intel Avec une option de configuration simple, le cœur de processeur rapide Nios II peut utiliser une unité de gestion de mémoire (MMU) pour exécuter un système d'exploitation de Linux* embarqué. Des versions libres et commerciales de Linux pour processeurs Nios II sont disponibles.

Intel FPGA Embedded Alliance

Application Cœur de processeur Nios II Fabricant Descriptif
Essentiel à la sécurité Cœur SC Nios II HCell Certifiez la conformité à la norme DO-254 de votre conception à l'aide du cœur de processeur essentiel à la sécurité (SC) du Nios II, ainsi que des services de conception conformes à la norme DO-254 qu'offre HCell.

Lockstep

Dual Core

Lockstep Solution Intel Utilisez la flexibilité du processeur Nios II et la technologie de synchronisation Intel pour fournir des systèmes offrant une couverture diagnostique élevée et des fonctionnalités de diagnostic avancées en totale conformité avec les normes de sécurité fonctionnelle IEC 61508 et ISO 26262.

FAQ

Forum aux questions

La famille de processeurs embarqués Nios II est la deuxième génération de solutions logicielles de processeurs embarqués d'Altera. Les cœurs du processeur Nios II sont des processeurs RISC 32 bits qui possèdent une architecture de jeu d'instructions commune et qui sont optimisés pour une utilisation dans toutes les familles FPGA standard d'Altera. Consultez la page du processeur Nios II pour plus d'informations.

Le processeur Nios II est disponible sous la forme de trois cœurs distincts afin de vous offrir une flexibilité de conception maximale tout en équilibrant les besoins de performance du système et l'utilisation des éléments logiques (LE). Les trois cœurs sont inclus dans les kits de développement Nios II et sont pris en charge par l'outil de conception SOPC Builder.

La famille de processeurs Nios II est composée de ces cœurs :

Nios II/f (rapide) – Les plus hautes performances, utilisation modérée de FPGA

Nios II/s (standard) – Hautes performances, faible utilisation de FPGA

Nios II/e (économique) – Performances modestes, utilisation la plus faible de FPGA

En implémentant un processeur comme un cœur possédant une propriété intellectuelle (PI) codée en HDL (langage de description de matériel), vous bénéficiez d'une solution parfaitement adaptée, car vous pouvez choisir le mélange de périphériques, de performances et de processeurs qui convient le mieux aux besoins de votre système. Les implémentations de macros matérielles sont essentiellement ASIC, et ne possèdent pas la même souplesse ; leur déploiement est si long que vous ne pouvez pas bénéficier des dernières technologies de traitement. Les processeurs logiciels, en revanche, peuvent adopter immédiatement les dernières technologies FPGA, comme les séries FPGA Stratix® ou Cyclone®. De plus, les solutions basées sur microprocesseur standard sont sujettes à des problèmes d'obsolescence, alors que les solutions qui s'appuient sur le Nios II résistent à l'obsolescence, car elles utilisent un HDL qui peut être reciblé.

Le processeur Nios II possède une architecture de jeu d'instructions RISC 32 bits, alors que le processeur Nios de première génération a une architecture de jeu d'instructions 16 bits. Le processeur Nios II atteint de nouveaux seuils d'efficacité et de performance par rapport au processeur Nios, car il consomme beaucoup moins de ressources FPGA et ses performances de calcul sont quatre fois supérieures. Le processeur Nios II simplifie également le processus de sélection du processeur en fournissant un ensemble de cœurs préoptimisés ciblant des contraintes de prix (utilisation logique) et de performance spécifiques.

La famille des processeurs Nios II peut être utilisée dans une grande gamme d'applications qui nécessitent un microprocesseur embarqué de 32 bits à usage général.

Les processeurs Nios II sont entièrement pris en charge par tous les SoC, FPGA et HardCopy ASIC d'Altera.

La licence de propriété intellectuelle (PI) du processeur Nios II est libre de droits et elle est perpétuelle, ce qui signifie qu'elle permet à l'utilisateur d'utiliser le cœur de PI du processeur Nios II indéfiniment et qu'il n'existe pas de limite au nombre de processeurs Nios II qui peuvent être utilisés dans une conception ou un projet donné. La licence de PI du processeur Nios II est accompagnée d'une année d'assistance d'Altera mySupport et de mises à jour des fonctionnalités. Pour les nouvelles fonctionnalités, les utilisateurs de l'assistance Altera mySupport doivent renouveler la licence de PI de leur processeur Nios II si elle n'est pas à jour dans un délai de deux versions après la version ACDS.

Synopsys® fournit le cœur de PI DesignWare du Nios II, une version ASIC optimisée du processeur Nios II qui peut être utilisée pour la migration ASIC dans le cadre de sa suite de PI DesignWare. Contactez Synopsys directement pour plus d'informations.

La Suite Embedded Design (EDS) Nios® II est constituée d'une suite d'outils de développement complète, tant pour la création de microcontrôleurs basés sur le processeur Nios II que pour la programmation des systèmes cibles utilisant le processeur Nios II.

Les systèmes multi-processeurs sont un des principaux bénéficiaires des processeurs intégrés Nios II. La seule limitation concernant le nombre de cœurs de processeur est la limitation des ressources de la structure FPGA.

La spécification de l'interface Avalon® est utilisée par les composants principaux et secondaires pour communiquer entre eux. Pour une interface point à point à faible latence, Avalon spécifie une interface Avalon Streaming simple (Avalon-ST). Pour une interface dans laquelle le composant principal du processeur s'interface avec un périphérique secondaire, Avalon spécifie une interface Avalon Memory Mapped (Avalon-MM).

L'interconnexion système est une logique utilisée pour connecter les composants principaux et secondaires. Cette logique peut être un pont, un multiplexeur, un contrôleur d'arbitrage. Qsys génère automatiquement la logique d'interconnexion du système et connecte les ports principaux et secondaires efficacement, en permettant à plusieurs ports principaux de fonctionner simultanément, ce qui accroît considérablement les performances du système

L'interconnexion système Avalon est une interconnexion personnalisée qui est générée automatiquement par Qsys.

La famille des processeurs Nios II fournit les éléments architecturaux de base qui se trouvent dans la plupart des processeurs 32 bits modernes, notamment :

Instructions de 32 bits

Chemins d'adresse et d'accès aux données de 32 bits

32 registres à usage général

32 sources d'interruption externes

Cache d'instructions configurable

Cache des données configurable

Interface commune jusqu'à 256 instructions personnalisées

Interface commune pour l'intégration des périphériques personnalisés

Les instructions personnalisées sont des blocs matériels ajoutés par l'utilisateur qui accroissent les capacités de l'unité logique arithmétique (ALU) d'un processeur. Les processeurs Nios II prennent pleinement en charge les instructions personnalisées, ce qui vous permet de régler précisément le matériel de votre système pour atteindre vos objectifs de performance. Vous pouvez créer jusqu'à 256 instructions personnalisées par cœur de processeur Nios II se trouvant dans le système. Comme avec les instructions Nios II natives, la logique d'instruction personnalisée peut prendre des valeurs de deux registres sources maximum et écrire en option un résultat dans un registre de destination.

L'outil de développement logiciel du processeur Nios II génère automatiquement un environnement d'exécution C/C++ personnalisé adapté au matériel du système. La Suite Embedded Design Nios II simplifie également la configuration des projets en fournissant plusieurs modèles de logiciels qui peuvent être utilisés comme fichiers de « démarrage » lors du développement de solutions logicielles personnalisées.

Altera fournit une solution de débogage complète par le biais de l'EDS Nios II qui permet d'effectuer le débogage dans un simulateur de jeu d'instructions (ISS) ou directement dans le matériel du système. Le débogage direct dans le matériel d'un système équipé du processeur Nios II est rendu possible par un module de débogage assisté par le matériel. Le module de débogage est riche en fonctionnalités et offre le contrôle d'exécution, l'examen et la modification de la mémoire, des points d'arrêt matériels, des déclencheurs de données et une trace du processeur sous contrôle IDE.

Plusieurs fournisseurs d'outils logiciels embarqués de premier plan prennent en charge la famille de processeurs Nios II, en fournissant des systèmes d'exploitation, des intergiciels, des bibliothèques de logiciels, des IDE, des débogueurs, des outils de co-vérification et plus encore. Consultez la liste complète de fournisseurs d'outils embarqués à ce jour.