FPGA Intel® Stratix® 10 et FPGA SoC

Les FPGA et SoC Intel® Stratix® 10 offrent des avantages innovants en termes de performances, d'efficacité énergétique, de densité et d'intégration système. Doté de l'architecture révolutionnaire FPGA Intel® Hyperflex™ et construit en combinant la technologie brevetée Intel® Embedded Multi-Die Interconnect Bridge (EMIB), le bus d'interface avancée (AIB) et un portefeuille croissant de chiplets, les appareils Intel® Stratix® 10 offrent jusqu'à deux fois plus de performances par rapport aux FPGA hautes performances de la génération précédente.1

Voir aussi : logiciels de conception, boutique de conception, téléchargements, communauté et assistance des FPGA Intel® Stratix® 10

FPGA Intel® Stratix® 10 et FPGA SoC

Accélération du centre de données

Unique aux appareils Intel® Stratix® 10

  • Premiers appareils FPGA à prendre en charge Intel® Ultra Path Interconnect (UPI) pour une connexion cohérente directe au processeur évolutif Intel® Xeon®.
  • IP matérielle FPGA PCIe* avec configuration jusqu'à Gen4 x16 à 16 Gbit/s.
  • L'architecture FPGA Intel® Hyperflex™ offre des performances allant jusqu'à 1 GHz, permettant des percées en matière de débit de calcul.
  • Le bloc DSP à virgule flottante simple précision renforcé, conforme à la norme IEEE 754, offre des performances flottantes de classe GPU à une fraction de la puissance.
  • Bloc de tenseur IA durci réglé pour les multiplications matrice-matrice ou vecteur-matrice courantes dans les applications d'accélération IA résultant avec jusqu'à 143 INT8 TOPS ou 286 INT4 TOPS.3
  • Solutions cloud sécurisées à l'aide des fonctions de sécurité.

Filaire

Pontage et agrégation

Unique aux appareils Intel® Stratix® 10

  • fMAX sur 700 MHz à l'aide de l'architecture FPGA Intel® Hyperflex™ permettant l'Ethernet 400G.
  • Un chemin de données de 512 bits de largeur fonctionnant à des performances 2X permet une IP demi-taille par rapport aux architectures conventionnelles.

Interconnexion OTN/centre de données

Muxponder 400 Gbit/s pour Metro / DCI

Commutateur/Muxpondeur 2,4 Tbit/s pour DCI

Unique aux appareils Intel® Stratix® 10

  • L'intégration hétérogène 3D System-in-Package (SiP) des tuiles d'émetteur-récepteur offre une prise en charge du fond de panier 30G avec un chemin vers des débits de données de 58G.
  • L'architecture FPGA Intel® Hyperflex™ permet des performances 2X, ce qui entraîne une réduction significative de la taille de l'IP.
  • Le bloc DSP à virgule flottante simple précision renforcé, conforme à la norme IEEE 754, offre des performances flottantes de classe GPU à une fraction de la puissance.
  • Solutions cloud sécurisées à l'aide des fonctions de sécurité.

Radar

Unique aux appareils Intel® Stratix® 10

  • Jusqu'à 8,6 TFLOPS de performances en virgule flottante simple précision conformes à la norme IEEE 754 offrent des performances de classe GPU à une fraction de la consommation.
  • Couverture fMAX jusqu' à 1 GHz permettant un traitement de faisceau à haut débit.

Prototypage et émulation ASIC

Unique aux appareils Intel® Stratix® 10

  • La densité la plus élevée permet aux clients de faire évoluer la solution de prototypage et d'émulation.
  • Les nombres d'E/S les plus élevés offrent une flexibilité pour le partitionnement de la conception sur plusieurs FPGA.
  • L'IP de relecture et de réécriture améliore la productivité du débogage.

Cybersécurité

Détection et prévention des intrusions sur le réseau

Unique aux appareils Intel® Stratix® 10

  • fMAX sur 900 MHz permet la surveillance de tous les protocoles pris en charge à des débits de ligne.
  • Le processeur ARM* Cortex*-A53 permet une interface directe avec les logiciels informatiques existants.
  • La reconfiguration partielle et la plate-forme OpenCL* permettent des mises à jour faciles des règles.

Infos sur le produit et ses performances

1

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.co.fr/benchmarks.

2OpenCL* et le logo OpenCL* sont des marques commerciales d'Apple Inc. utilisées avec l'autorisation de Khronos.
3

Basé sur des estimations internes d'Intel.
Les tests mesurent les performances de composants dans un test particulier, dans des systèmes spécifiques. Toute différence matérielle, logicielle ou de la configuration risque d'avoir une incidence sur les performances réelle. Consultez d'autres sources d'information pour évaluer les performances alors que vous considérez un achat. Pour en savoir plus sur les performances et les résultats des bancs d'essai, rendez-vous sur www.intel.com/benchmarks.
Les technologies Intel® peuvent nécessiter du matériel, des logiciels ou l'activation de services compatibles.
Aucun produit ou composant ne saurait être totalement sécurisé en toutes circonstances.
Ces résultats ont été estimés ou simulés. Vos coûts et résultats peuvent varier.
© Intel Corporation Intel, le logo Intel et les autres marques Intel sont des marques commerciales d'Intel Corporation ou de ses filiales. D'autres noms et désignations peuvent être revendiqués comme marques par des tiers.