FPGA Stratix® V

Obtenez une bande passante révolutionnaire avec des émetteurs-récepteurs écoénergétiques

• Émetteurs-récepteurs intégrés de 28,05 et 14,1 Gbit/s, avec une puissance d'émetteur-récepteur jusqu'à 50 % inférieure à celle des appareils de la génération précédente.
• Jusqu'à 6 interfaces de mémoire DDR3 x 72 à 933 MHz.
• 2,5 TMACS des performances de traitement du signal.
• Prise en charge matérielle de la propriété intellectuelle (IP) PCI Express* Gen3, Gen2 et Gen1.

Obtenez une intégration supérieure sur une seule puce et réduisez vos coûts

• Doublez la densité sans pénalité de coût et de puissance, grâce aux blocs HardCopy embarqués, qui offrent jusqu'à 14,3 millions de portes ASIC ou jusqu'à 1,19 million d'éléments logiques. Les blocs renforcent les fonctions standard ou gourmandes en logique, notamment les protocoles d'interface tels que PCI Express* Gen3, Gen2 et Gen1, et les fonctions spécifiques à l'application telles que 40 G / 100 G / 400 G.
• La reconfiguration partielle, qui permet de réduire la taille du FPGA et d'économiser de l'espace sur la carte, des coûts et de l'énergie.
• Boucles à verrouillage de phase fractionnaire (fPLL), qui offrent une flexibilité de synchronisation accrue et remplacent les oscillateurs à cristal commandés en tension (VCXO) embarqués.
• Capacité de compensation de dispersion électronique (EDC) intégrée dans les émetteurs-récepteurs, ce qui élimine le besoin de PHY externe pour s'interfacer avec les modules optiques.

Obtenez une flexibilité ultime pour vos conceptions

• Reconfiguration partielle conviviale à grain fin qui vous permet de modifier les fonctionnalités de base en un rien de temps.
• Des émetteurs-récepteurs reconfigurables dynamiquement, qui vous permettent de prendre facilement en charge plusieurs protocoles, débits de données et paramètres de connexion au support physique (PMA).
• Configuration via protocole (CvP) utilisant le lien PCI Express* existant dans votre application, ce qui permet une conception de carte moins complexe.

Réduisez la puissance de votre système

• Technologie d'alimentation programmable qui maximise les performances de base tout en réduisant simultanément la puissance.
• Processus haute performance à grille métallique haute K 28 nm de TSMC optimisé pour une puissance inférieure.
• Tension de cœur de 0,85-V/0,9-V.
• Reconfiguration partielle
• Blocs HardCopy embarqués et IP matérielle intégrée du cœur et de l'émetteur-récepteur.

Émetteurs-récepteurs

Les émetteurs-récepteurs Intel® ont fait leurs preuves pour répondre aux exigences de bande passante, de puissance et de taux d'erreur sur les bits (BER) du système. Le leadership technologique se poursuit avec les émetteurs-récepteurs de nos FPGA de 28 nm Stratix® V.

Reconfiguration partielle et dynamique

Avec les FPGA Stratix® V, vous pouvez facilement modifier les fonctionnalités de base et d'émetteur-récepteur à la volée pendant que d'autres parties de votre conception sont toujours en cours d'exécution.

Intégration de système

Étant donné que le FPGA Stratix® V permet l'intégration système la plus élevée, vous obtenez des fonctionnalités accrues dans un FPGA plus petit, réduisant ainsi la consommation et les coûts. Nous allons maintenant passer en revue un certain nombre d'innovations Stratix® V qui rendent possible ce niveau d'intégration.

PLL fractionnaires

Les boucles à verrouillage de phase fractionnaire (fPLL) offrent toutes les fonctionnalités disponibles dans les PLL Altera® de la génération précédente. Vous pouvez trouver des PLL fractionnaires dans les appareils 28 nm d'Altera, notamment les FPGA Stratix® V, Arria® V et Cyclone® V.