Émetteurs-récepteurs Stratix® IV GX : PMA

Les FPGA Stratix IV GX offrent une solution robuste pour la connectivité série haute débit avec des émetteurs-récepteurs qui offrent une intégrité de signal supérieure. Ces émetteurs-récepteurs comprennent à la fois une connexion au support physique (PMA) et une sous-couche de codage physique (PCS)et sont conçus pour offrir d'excellentes performances de commutation tout en minimisant la puissance, le coût et le bruit de commutation simultanée (SSN).

La fonctionnalité PMA, implémentée dans les circuits analogiques, comprend :

  • Préaccentuation et égalisation programmables
  • Récupération des données d'horloge (CDR)
  • Sérialiseur / désérialiseur (SERDES)
  • Tampons d'E/S

La figure 1 montre la sous-section PMA des émetteurs-récepteurs.

La préaccentuation programmable et l'égalisation adaptative réduisent les coûts et augmentent l'intégrité du signal

L'utilisation de la préaccentuation et de l'égalisation adaptative dans les FPGA Stratix IV GX réduit le coût de la carte en minimisant le besoin de matériaux de carte et de techniques de mise en page coûteux. Le tissu PCB FR-4 à faible coût a tendance à atténuer les composants haute fréquence des signaux à bord rapide. À environ 6 Gbit/s et plus, l'effet est intense et peut entraîner la disparition complète du signal oculaire, entraînant une perte de données.

Les appareils Stratix® IV GX offrent à la fois une préaccentuation et une égalisation adaptative pour surmonter ces pertes et augmenter l'intégrité du signal. Vous pouvez configurer le circuit de préaccentuation à un certain nombre de niveaux différents, en fonction des exigences du système, en façonnant la forme d'onde pour améliorer le signal haute fréquence. Les appareils Stratix® IV GX offrent également une large plage (17 dB) d'égalisation dynamique pour aider à surmonter les pertes de carte lorsque les signaux sont atténués au niveau du récepteur. L'égaliseur peut être configuré pour fonctionner de manière adaptative, où le réglage d'égalisation optimal est choisi automatiquement et s'ajuste en continu au canal, ou manuellement, où l'utilisateur choisit l'un des 16 niveaux en fonction des exigences du système.

La préaccentuation et l'égalisation peuvent être modifiées pendant le fonctionnement du système ou lors de la configuration d'une carte après son insertion dans le fond de panier. Ces fonctionnalités peuvent également être utilisées lors des essais sur le terrain pour la configuration du système et pour confirmer les résultats de la simulation. La figure 2 montre comment la préaccentuation améliore considérablement l'intégrité du signal dans un diagramme de l'œil proche de 6,375 Gbit/s.

Figure 2 Diagramme de l'œil proche de 6,375 Gbit/s.

Cette flexibilité sans précédent vous permet de contrôler le système, ce qui vous permet de prendre des décisions de conception qui réduisent les coûts et augmentent l'intégrité du signal.

Prise en charge des normes série basées sur le CDR

Chaque bloc CDR de récepteur possède une boucle à verrouillage de phase (PLL) unique pour permettre aux données d'être reçues correctement et pour corriger le décalage entre les canaux causé par la ligne de transmission où plus d'un émetteur-récepteur est requis pour un protocole particulier. Le CDR extrait l'horloge du flux de données série entrant et fournit une horloge récupérée qui échantillonne le flux de données série et synchronise le désérialiseur. Les émetteurs-récepteurs Stratix® IV GX utilisent des techniques CDR pour prendre en charge les normes série telles que PCI Express, Serial RapidIO*, Gigabit Ethernet (GbE), XAUI/HiGig, le Optical Internetworking Forum (OIF) CEI-6G, Interlaken, SFI-5, GPON, SONET , CPRI, OBSAI, Fibre Channel, HyperTransport*, SDI et Intel® FPGA SerialLite II.

PLL d'émetteur-récepteur flexibles et modes de synchronisation

Les FPGA Stratix® IV GX organisent les émetteurs-récepteurs en blocs contenant quatre ou six émetteurs-récepteurs. Les blocs émetteurs-récepteurs peuvent être pilotés par deux sources d'horloge différentes, chacune ayant accès à une paire de PLL de transmission. Cette combinaison d'horloges et de PLL prend en charge quatre débits de données différents dans un seul bloc émetteur-récepteur, ce qui permet au bloc de prendre en charge plusieurs protocoles si nécessaire. L'architecture à double PLL réduit considérablement la dissipation de puissance par rapport à la mise en œuvre à une seule PLL trouvée dans les appareils concurrents.

Tampon d'E/S différentiel avec paramètres contrôlables dynamiquement

Les paramètres de la mémoire tampon de l'appareil pour les appareils Stratix® IV GX sont contrôlables de manière dynamique, ce qui vous permet d'ajuster les paramètres pendant que l'émetteur-récepteur est en cours d'exécution. Par exemple, des capacités de préaccentuation et d'égalisation programmables et reconfigurables dynamiquement adaptent le signal de données pour compenser la dégradation du signal sur le support de transmission. Une variété de paramètres VOD programmables dynamiquement garantissent que la force du lecteur s'aligne sur l'impédance de la ligne et la longueur de tracement. De plus, la terminaison différentielle sur puce fournit la terminaison de tampon de récepteur et d'émetteur appropriée pour les signaux à performances modérées.

Conçu pour une faible consommation

Les émetteurs-récepteurs sont souvent utilisés dans la connectivité de fond de panier et inter-cartes où le refroidissement est difficile à gérer. Par conséquent, il est important que l'émetteur-récepteur ait une consommation d'énergie minimale. Les émetteurs-récepteurs Stratix® IV GX sont conçus pour prendre en charge une plage de données ciblée, répondant au « sweet spot » des applications et des exigences de protocole. Cette approche ciblée, combinée à un chemin de données et une synchronisation optimisés, signifie que les émetteurs-récepteurs des FPGA Stratix® IV GX consomment considérablement moins d'énergie que les solutions concurrentes. Cela peut représenter une économie considérable, car de nombreuses applications hautes performances nécessitent plusieurs émetteurs-récepteurs pour répondre aux exigences de bande passante. La puissance PMA typique est de 100 mW à 3,2 Gbit/s, 135 mW à 6,375 Gbit/s et 165 mW à 8,5 Gbit/s.

Optimisé pour un SSN minimal

Les E/S à grande vitesse et les interfaces de bus larges à haut débit vous obligent à minimiser le bruit de commutation simultanée (SSN) pour obtenir une intégrité élevée du signal.

Les FPGA Stratix IV GX sont construits sur une conception de package qui offre une immunité extrêmement élevée au SSN. Les appareils adoptent un rapport de broche signal-alimentation-terre agressif pour minimiser les effets SSN et pour tenir compte des émetteurs-récepteurs intégrés. Cela permet aux appareils Stratix® IV GX d'offrir une solution SSN extrêmement robuste.