Processeurs Nios® II
Le processeur Nios® II, le processeur le plus polyvalent au monde d'après Gartner Research, est le processeur logiciel le plus utilisé dans l'industrie des FPGA. Le processeur Nios® II offre une flexibilité sans précédent dans le traitement en temps réel d'applications sensibles aux coûts et essentielles à la sécurité (DO-254). Le processeur Nios® II prend en charge toutes les familles FPGA et SoC Intel®.
Nios® II/f
Rapide
Intel a spécialement conçu le processeur Nios II/f « rapide » pour obtenir de hautes performances.
Nios® II/e
Économique
Intel a spécialement conçu les cœurs de processeur Nios II/e « économiques » pour qu'ils utilisent le moins de ressources de logique FPGA et de mémoire possible.
Actualités
Découvrez les nouveautés du processeur Nios® II et de la Suite Embedded Design (EDS) Nios® II.
Avantages
Les processeurs intégrés Nios® II offrent une solution embarquée idéale.
Flexibilité
Grâce à l'adaptation parfaite des processeurs, des périphériques, des interfaces mémoire et des périphériques matériels personnalisés répondant aux exigences uniques de chaque nouveau cycle de conception, les processeurs Nios® II vous offrent une flexibilité extraordinaire là où vous en avez besoin.
Long cycle de vie
Les processeurs Nios® II peuvent aider les développeurs de produits à maximiser le rendement de leur investissement dans un produit en offrant des avantages sur le cycle de vie à chaque stade de la vie d'un produit.
Faible coût
Le processeur intégré Nios® II offre une flexibilité de coût phénoménale qui vous permet de choisir l'ensemble exact de processeurs, de périphériques, de mémoire et d'interfaces dont vous avez besoin dans votre application, sans payer pour des fonctionnalités dont vous n'avez pas besoin.
Hautes performances
Les processeurs Nios® II vous offrent l'extrême flexibilité d'atteindre les performances exactes qu'exige votre conception embarquée, sans débourser excessivement pour des processeurs standard à haute fréquence d'horloge et à forte consommation d'énergie.
Module de débogage JTAG
L'architecture du processeur Nios® II prend en charge un module de débogage JTAG (Joint Test Action Group) qui offre des fonctionnalités d'émulation embarquées permettant de contrôler le processeur à distance à partir d'un PC hôte.
Accélération matérielle
Comme avec les accélérateurs matériels, les instructions personnalisées permettent aux concepteurs du processeur Nios® II d'accroître les performances système en se délestant du code logiciel sur des fonctions matérielles.
Cœurs du processeur Nios® II
Utilisés par plus de concepteurs que tout autre processeur softcore du monde, les processeurs intégrés Nios® II restent les processeurs standard dans les conceptions FPGA.
Caractéristiques
Qu'est-ce qui rend le processeur Nios® II le processeur le plus polyvalent au monde ?
Matériel à cycle unique
décaleur à barillet et de multiplication.
Instructions personnalisées
Jusqu'à 256 instructions personnalisées et des accélérateurs matériels illimités.
Contrôleur d'interruptions de vecteurs externes
Obtenez jusqu'à 32 interruptions par contrôleur.
Prise en charge des exceptions avancées
Caches d'instructions et de données séparés
Configurable de 512 octets à 64 Ko.
Accès à jusqu'à 4 Go d'espace d'adressage externe
Mémoire à couplage étroit en option pour les instructions et les données
Atteindre un maximum de DMIPS
Pipeline pouvant posséder six stades pour atteindre un maximum de DMIPS (banc d'essai Dhrystone 2.1) par MHz.
Bancs d'essai de performance du processeur
DMIPS (banc d'essai Dhrystones 2.1) à Fmax par appareil
Appareils | Nios® II /e Économique |
Nios® II /f Rapide |
---|---|---|
Cyclone® IV GX DMIPS à MHz (banc d'essai Dhrystones 2.1) |
30 à |
190 à 165 MHz |
Cyclone V GX DMIPS à MHz (banc d'essai Dhrystones 2.1) |
33 à 220 MHz |
192 à 170 MHz |
Arria® V GX DMIPS à MHz (banc d'essai Dhrystones 2.1) |
37,5 à 250 MHz |
226 à 200 MHz |
Intel® Arria I0 GX DMIPS à MHz (banc d'essai Dhrystones 2.1) |
52,5 à 350 MHz |
305 à 270 MHz |
Stratix® V (DMIPS à MHz (banc d'essai Dhrystones 2.1) |
54 à 420 MHz |
385 à 350 MHz |
Applications
Application |
Nios II Cœur du processeur |
Fabricant |
Descriptif |
---|---|---|---|
Sensible à la consommation et au coût | Cœur économique du Nios II | Intel | Avec seulement 600 éléments logiques, le cœur de processeur économique du Nios® II est idéal dans les applications de microcontrôleurs. Le cœur de processeur économique du Nios II, les outils logiciels et les pilotes d'appareils sont offerts gratuitement. |
Temps réel | Cœur rapide du Nios II | Intel | Des performances en temps réel totalement déterministes, sans gigue, avec des options de fonctionnalités matérielles uniques en temps réel
|
Traitement des applications | Cœur rapide du Nios II | Intel | Avec une option de configuration simple, le cœur de processeur rapide du Nios II peut utiliser une unité de gestion de mémoire (MMU) pour exécuter un système d'exploitation de Linux* embarqué. Des versions Open Source et prises en charge dans le commerce de Linux pour processeurs Nios II sont disponibles. |
Intel FPGA Embedded Alliance
Application | Cœur du processeur Nios II | Fabricant | Descriptif |
---|---|---|---|
Essentiel à la sécurité | Cœur SC du Nios II | HCell | Certifiez la conformité à la norme DO-254 de votre conception à l'aide du cœur de processeur essentiel à la sécurité (SC) du Nios II, ainsi que des services de conception conformes à la norme DO-254 qu'offre HCell. |
Lockstep Double cœur |
Solution Lockstep | Intel | Utilisez la flexibilité du processeur Nios II et la technologie de synchronisation Intel pour fournir des systèmes offrant une couverture diagnostique élevée et des fonctionnalités de diagnostic avancées en totale conformité avec les normes de sécurité fonctionnelle IEC 61508 et ISO 26262. |
Écosystème
Suite IP embarquée
Mise en route
Lancez dès aujourd'hui votre conception avec le processeur Nios® II en achetant un des nombreux kits de développement disponibles.
Intel® FPGA development kits :
- Tous les nouveaux kits comprennent des exemples de conception prédéfinis pour processeurs Nios® II intitulés « Board Update Portal »
- La conception de démarrage comprend un processeur, un MAC (Media Access Control) Ethernet avec une application serveur Web HTML.
Obtenir les ressources de démarrage du processeur Nios® II (téléchargez un exemple de conception, lisez la documentation du produit ou suivez un cours de formation dirigé par un instructeur pour commencer) :
- Télécharger la documentation sur le processeur Nios® II
- Téléchargez l'EDS Nios® II (maintenant inclus avec le logiciel gratuit Intel® Quartus® Prime Lite Edition)
- Achetez un kit de développement pour processeur Nios® II
- Suivez un cours de formation sur le processeur Nios® II
- Démarrez avec un exemple de conception pour processeur Nios® II
- Accédez au forum du processeur Nios® II établissez des relations avec d'autres concepteurs de processeurs Nios® II
Pour expédier des conceptions utilisant le processeur Nios® II, vous devrez acheter une licence pour processeur Nios® II.
Outils de conception
La suite Embedded Design (EDS) Nios® II est un package de développement complet pour la conception de logiciels Nios® II.
Documentation et assistance
Trouvez de la documentation technique, des vidéos et des cours de formation pour vos conceptions destinées au processeur Intel® Nios® II.
Foire aux questions
FAQ
Foire aux questions
La famille des processeurs intégrés Nios II est la deuxième solution de processeur softcore embarqué d'Altera. Les cœurs du processeur Nios II sont des processeurs RISC 32 bits qui possèdent une architecture de jeu d'instructions commune et qui sont optimisés pour une utilisation dans toutes les familles FPGA standard d'Altera. Consultez la page du processeur Nios II pour plus d'informations.
Le processeur Nios II est disponible avec trois cœurs distincts pour vous offrir une souplesse de conception maximale tout en équilibrant les besoins de performance du système et l'utilisation des éléments logiques (LE). Les kits de développement Nios II contiennent les trois cœurs qui sont pris en charge par l'outil de conception SOPC Builder.
La famille de processeurs Nios II est composée de ces cœurs :
Nios II/f (rapide) – Les plus hautes performances, utilisation modérée des FPGA
Nios II/s (standard) – Hautes performances, faible utilisation des FPGA
Nios II/e (économique) – Performances modestes, utilisation la plus faible des FPGA
En implémentant un processeur comme un cœur possédant une propriété intellectuelle (IP) codée en HDL (langage de description de matériel), vous bénéficiez d'une solution parfaitement adaptée, car vous pouvez choisir le mélange de périphériques, de performances et de processeurs qui convient le mieux aux besoins de votre système. Les implémentations de macros matérielles sont essentiellement ASIC, et ne possèdent pas la même souplesse ; leur déploiement est si long que vous ne pouvez pas bénéficier des dernières technologies de traitement. Les processeurs logiciels, en revanche, peuvent adopter immédiatement les dernières technologies FPGA, comme les séries FPGA Stratix® ou Cyclone®. De plus, les solutions basées sur un microprocesseur standard sont sujettes à des problèmes d'obsolescence, alors que les solutions qui s'appuient sur le Nios II résistent à l'obsolescence, car elles utilisent un HDL qui peut être reciblé.
Le processeur Nios II possède une architecture de jeu d'instructions RISC 32 bits, alors que le processeur Nios de première génération a une architecture de jeu d'instructions 16 bits. Le processeur Nios II atteint de nouveaux seuils d'efficacité et de performance par rapport au processeur Nios, car il consomme beaucoup moins de ressources FPGA mais ses performances de calcul sont quatre fois supérieures. Le processeur Nios II simplifie également le processus de sélection du processeur en fournissant un ensemble de cœurs préoptimisés ciblant des contraintes de prix (utilisation logique) et de performance spécifiques.
La famille des processeurs Nios II peut être utilisée dans une grande gamme d'applications qui nécessitent un microprocesseur embarqué de 32 bits à usage général.
Les processeurs Nios II sont entièrement pris en charge par tous les SoC, FPGA et HardCopy ASIC Altera.
La licence IP du processeur Nios II est libre de droits et est perpétuelle, ce qui signifie qu'elle permet à l'utilisateur d'utiliser le cœur IP du processeur Nios II indéfiniment et qu'il n'existe pas de limite au nombre de processeurs Nios II qui peuvent être utilisés dans un conception ou un projet donné. La licence IP du processeur Nios II est accompagnée d'une année d'assistance d'Altera mySupport et de mises à jour des fonctionnalités. Pour les nouvelles fonctionnalités, les utilisateurs de l'assistance Altera mySupport doivent renouveler la licence IP de leur processeur Nios II si elle n'est pas à jour dans un délai de deux versions après la version ACDS.
Synopsys® fournit le cœur de PI DesignWare du Nios II, une version ASIC optimisée du processeur Nios II qui peut être utilisée pour la migration ASIC dans le cadre de sa suite de PI DesignWare. Contactez Synopsys directement pour plus d'informations.
La suite Embedded Design (EDS) Nios® II est constituée d'une suite d'outils de développement complète, tant pour la création de microcontrôleurs basés sur le processeur Nios II que pour la programmation des systèmes cibles utilisant le processeur Nios II.
Les systèmes multi-processeurs sont un des principaux bénéficiaires des processeurs intégrés Nios II. La seule limitation concernant le nombre de cœurs de processeur est la limitation des ressources de la structure FPGA.
Les composants maître et esclave utilisent la spécification d'interface Avalon® pour communiquer entre eux. Pour une interface point à point à faible latence, Avalon spécifie une interface de streaming Avalon simple (Avalon-ST). Pour une interface dans laquelle le composant maître du processeur s'interface avec un périphérique esclave, Avalon spécifie une interface de mémoire mappée Avalon (Avalon-MM).
L'interconnexion système est une logique utilisée pour connecter des composants maître et esclave. Cette logique peut être un pont, un multiplexeur, un contrôleur d'arbitrage. Qsys génère automatiquement la logique d'interconnexion du système et connecte les ports maître et esclave efficacement, en permettant à plusieurs ports maîtres de fonctionner simultanément, ce qui accroît considérablement les performances du système
L'interconnexion système Avalon est une interconnexion personnalisée qui est générée automatiquement par Qsys.
La famille des processeurs Nios II fournit les éléments architecturaux de base qui se trouvent dans la plupart des processeurs 32 bits modernes, notamment :
Instructions de 32 bits
Chemins d'adresse et d'accès aux données de 32 bits
32 registres à usage général
32 sources d'interruption externes
Cache d'instructions configurable
Cache des données configurable
Interface commune jusqu'à 256 instructions personnalisées
Interface commune pour l'intégration des périphériques personnalisés
Les instructions personnalisées sont des blocs matériels ajoutés par l'utilisateur qui accroissent les capacités de l'unité logique arithmétique (ALU) d'un processeur. Les processeurs Nios II prennent pleinement en charge les instructions personnalisées, ce qui vous permet de régler précisément le matériel de votre système pour atteindre vos objectifs de performance. Vous pouvez créer jusqu'à 256 instructions personnalisées par cœur de processeur Nios II se trouvant dans le système. Comme avec les instructions Nios II natives, la logique d'instruction personnalisée peut prendre des valeurs de deux registres sources maximum et écrire en option un résultat dans un registre de destination.
L'outil de développement logiciel du processeur Nios II génère automatiquement un environnement d'exécution C/C++ personnalisé adapté au matériel du système. La suite Embedded Design Nios II simplifie également la configuration des projets en fournissant plusieurs modèles de logiciels qui peuvent être utilisés comme fichiers de « démarrage » lors du développement de solutions logicielles personnalisées.
Altera fournit une solution de débogage complète par le biais de l'EDS Nios II qui permet d'effectuer le débogage dans un simulateur de jeu d'instructions (ISS) ou directement dans le matériel du système. Le débogage direct dans le matériel d'un système équipé du processeur Nios II est rendu possible par un module de débogage assisté par le matériel. Le module de débogage est riche en fonctionnalités et offre le contrôle d'exécution, l'examen et la modification de la mémoire, des points d'arrêt matériels, des déclencheurs de données et une trace du processeur sous contrôle IDE.
Plusieurs fournisseurs d'outils logiciels embarqués de premier plan prennent en charge la famille de processeurs Nios II, en fournissant des systèmes d'exploitation, des intergiciels, des bibliothèques de logiciels, des IDE, des débogueurs, des outils de co-vérification et plus encore. Consultez la liste complète des fournisseurs d'outils embarqués à ce jour.
Autres ressources
Découvrez d'autres contenus liés aux dispositifs Intel® FPGA, notamment les cartes de développement, la propriété intellectuelle, l'assistance, etc.
Ressources d'assistance
Centre de ressources pour la formation, la documentation, les téléchargements, les outils et les options d'assistance.
Cartes de développement
Commencez avec nos FPGA et accélérez votre mise sur le marché grâce au matériel et aux conceptions validés par Intel.
Propriété intellectuelle
Raccourcissez votre cycle de conception grâce à un large portefeuille de cœurs IP et de conceptions de référence validés par Intel.
Logiciel de conception FPGA
Découvrez le logiciel Quartus Prime et sa suite d'outils d'amélioration de la productivité qui vous permettent de réaliser rapidement vos conceptions matérielles et logicielles.
Contact commercial
Contactez le service commercial pour vos besoins en matière de conception et d'accélération du produit Intel® FPGA.
Points de vente
Contactez un distributeur Intel® agréé dès aujourd'hui.