FAQ

Foire aux questions

La famille des processeurs intégrés Nios II est la deuxième solution de processeur softcore embarqué d'Altera. Les cœurs du processeur Nios II sont des processeurs RISC 32 bits qui possèdent une architecture de jeu d'instructions commune et qui sont optimisés pour une utilisation dans toutes les familles FPGA standard d'Altera. Consultez la page du processeur Nios II pour plus d'informations.

Le processeur Nios II est disponible avec trois cœurs distincts pour vous offrir une souplesse de conception maximale tout en équilibrant les besoins de performance du système et l'utilisation des éléments logiques (LE). Les kits de développement Nios II contiennent les trois cœurs qui sont pris en charge par l'outil de conception SOPC Builder.

La famille de processeurs Nios II est composée de ces cœurs :

Nios II/f (rapide) – Les plus hautes performances, utilisation modérée des FPGA

Nios II/s (standard) – Hautes performances, faible utilisation des FPGA

Nios II/e (économique) – Performances modestes, utilisation la plus faible des FPGA

En implémentant un processeur comme un cœur possédant une propriété intellectuelle (IP) codée en HDL (langage de description de matériel), vous bénéficiez d'une solution parfaitement adaptée, car vous pouvez choisir le mélange de périphériques, de performances et de processeurs qui convient le mieux aux besoins de votre système. Les implémentations de macros matérielles sont essentiellement ASIC, et ne possèdent pas la même souplesse ; leur déploiement est si long que vous ne pouvez pas bénéficier des dernières technologies de traitement. Les processeurs logiciels, en revanche, peuvent adopter immédiatement les dernières technologies FPGA, comme les séries FPGA Stratix® ou Cyclone®. De plus, les solutions basées sur un microprocesseur standard sont sujettes à des problèmes d'obsolescence, alors que les solutions qui s'appuient sur le Nios II résistent à l'obsolescence, car elles utilisent un HDL qui peut être reciblé.

Le processeur Nios II possède une architecture de jeu d'instructions RISC 32 bits, alors que le processeur Nios de première génération a une architecture de jeu d'instructions 16 bits. Le processeur Nios II atteint de nouveaux seuils d'efficacité et de performance par rapport au processeur Nios, car il consomme beaucoup moins de ressources FPGA mais ses performances de calcul sont quatre fois supérieures. Le processeur Nios II simplifie également le processus de sélection du processeur en fournissant un ensemble de cœurs préoptimisés ciblant des contraintes de prix (utilisation logique) et de performance spécifiques.

La famille des processeurs Nios II peut être utilisée dans une grande gamme d'applications qui nécessitent un microprocesseur embarqué de 32 bits à usage général.

Les processeurs Nios II sont entièrement pris en charge par tous les SoC, FPGA et HardCopy ASIC Altera.

La licence IP du processeur Nios II est libre de droits et est perpétuelle, ce qui signifie qu'elle permet à l'utilisateur d'utiliser le cœur IP du processeur Nios II indéfiniment et qu'il n'existe pas de limite au nombre de processeurs Nios II qui peuvent être utilisés dans un conception ou un projet donné. La licence IP du processeur Nios II est accompagnée d'une année d'assistance d'Altera mySupport et de mises à jour des fonctionnalités. Pour les nouvelles fonctionnalités, les utilisateurs de l'assistance Altera mySupport doivent renouveler la licence IP de leur processeur Nios II si elle n'est pas à jour dans un délai de deux versions après la version ACDS.

Synopsys® fournit le cœur de PI DesignWare du Nios II, une version ASIC optimisée du processeur Nios II qui peut être utilisée pour la migration ASIC dans le cadre de sa suite de PI DesignWare. Contactez Synopsys directement pour plus d'informations.

La suite Embedded Design (EDS) Nios® II est constituée d'une suite d'outils de développement complète, tant pour la création de microcontrôleurs basés sur le processeur Nios II que pour la programmation des systèmes cibles utilisant le processeur Nios II.

Les systèmes multi-processeurs sont un des principaux bénéficiaires des processeurs intégrés Nios II. La seule limitation concernant le nombre de cœurs de processeur est la limitation des ressources de la structure FPGA.

Les composants maître et esclave utilisent la spécification d'interface Avalon® pour communiquer entre eux. Pour une interface point à point à faible latence, Avalon spécifie une interface de streaming Avalon simple (Avalon-ST). Pour une interface dans laquelle le composant maître du processeur s'interface avec un périphérique esclave, Avalon spécifie une interface de mémoire mappée Avalon (Avalon-MM).

L'interconnexion système est une logique utilisée pour connecter des composants maître et esclave. Cette logique peut être un pont, un multiplexeur, un contrôleur d'arbitrage. Qsys génère automatiquement la logique d'interconnexion du système et connecte les ports maître et esclave efficacement, en permettant à plusieurs ports maîtres de fonctionner simultanément, ce qui accroît considérablement les performances du système

L'interconnexion système Avalon est une interconnexion personnalisée qui est générée automatiquement par Qsys.

La famille des processeurs Nios II fournit les éléments architecturaux de base qui se trouvent dans la plupart des processeurs 32 bits modernes, notamment :

Instructions de 32 bits

Chemins d'adresse et d'accès aux données de 32 bits

32 registres à usage général

32 sources d'interruption externes

Cache d'instructions configurable

Cache des données configurable

Interface commune jusqu'à 256 instructions personnalisées

Interface commune pour l'intégration des périphériques personnalisés

Les instructions personnalisées sont des blocs matériels ajoutés par l'utilisateur qui accroissent les capacités de l'unité logique arithmétique (ALU) d'un processeur. Les processeurs Nios II prennent pleinement en charge les instructions personnalisées, ce qui vous permet de régler précisément le matériel de votre système pour atteindre vos objectifs de performance. Vous pouvez créer jusqu'à 256 instructions personnalisées par cœur de processeur Nios II se trouvant dans le système. Comme avec les instructions Nios II natives, la logique d'instruction personnalisée peut prendre des valeurs de deux registres sources maximum et écrire en option un résultat dans un registre de destination.

L'outil de développement logiciel du processeur Nios II génère automatiquement un environnement d'exécution C/C++ personnalisé adapté au matériel du système. La suite Embedded Design Nios II simplifie également la configuration des projets en fournissant plusieurs modèles de logiciels qui peuvent être utilisés comme fichiers de « démarrage » lors du développement de solutions logicielles personnalisées.

Altera fournit une solution de débogage complète par le biais de l'EDS Nios II qui permet d'effectuer le débogage dans un simulateur de jeu d'instructions (ISS) ou directement dans le matériel du système. Le débogage direct dans le matériel d'un système équipé du processeur Nios II est rendu possible par un module de débogage assisté par le matériel. Le module de débogage est riche en fonctionnalités et offre le contrôle d'exécution, l'examen et la modification de la mémoire, des points d'arrêt matériels, des déclencheurs de données et une trace du processeur sous contrôle IDE.

Plusieurs fournisseurs d'outils logiciels embarqués de premier plan prennent en charge la famille de processeurs Nios II, en fournissant des systèmes d'exploitation, des intergiciels, des bibliothèques de logiciels, des IDE, des débogueurs, des outils de co-vérification et plus encore. Consultez la liste complète des fournisseurs d'outils embarqués à ce jour.