Infos essentielles

Collection de produits
CPLD MAX® V
état
Launched
Date de lancement
2010
Lithographie
180 nm

Ressources

éléments logiques (EL)
40
Equivalent Macrocells
32
Pin-to-pin Delay
7.5 ns
User Flash Memory
8 Kb
Logic Convertible To Memory
Oui

Fonctionnalités

Internal Oscillator
Oui
Fast Power-on Reset
Oui
Boundary-scan JTAG
Oui
JTAG ISP
Oui
Fast Input Registers
Oui
Programmable Register Power-up
Oui
JTAG Translator
Oui
Real-time ISP
Oui
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
I/O Power Banks
2
Maximum Output Enables
54
LVTTL/LVCMOS
Oui
Emulated LVDS Outputs
Oui
Schmitt Triggers
Oui
Programmable Slew Rate
Oui
Programmable Pull-up Resistors
Oui
Programmable GND Pins
Oui
Open-drain Outputs
Oui
Bus Hold
Oui

Spécifications de l'emballage

Options de packages
M64, E64
Taille du conditionnement
4.5mm x 4.5mm, 9mm x 9mm

Infos supplémentaires

URL d'infos complémentaires