Infos essentielles

Collection de produits
état
Launched
Date de lancement
2013
Lithographie
14 nm

Ressources

Éléments logiques (EL)
2422000
Modules logiques adaptatifs (ALM)
821150
Registres du module logique adaptatif (ALM)
3284600
Boucles de structure et d'E/S à phase asservie (PLL)
24
Mémoire embarquée maximale
208 Mb
Blocs DSP (Digital Signal Processing)
5011
Format DSP (Digital Signal Processing)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Système processeur matériel (HPS)
Quad-core 64-bit ARM* Cortex*-A53
Contrôleurs de mémoire matériels
Oui
Interfaces de mémoire externes (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys

Spécifications des E/S

Nombre maximal d'E/S utilisateur
1160
Prise en charge des normes d'E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Nbre maximal de paires LVDS
576
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)
96
Débit de données maximal sans retour à zéro (NRZ)
28.3 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen3, 100G Ethernet

Technologies avancées

Hyper-registres
Oui
Sécurité du flux binaire des FPGA
Oui

Spécifications du package

Options de packages
F1760, F2397, F2912

Infos supplémentaires

URL d'infos complémentaires