Infos essentielles

Collection de produits
état
Launched
Date de lancement
2017
Lithographie
20 nm

Ressources

Éléments logiques (EL)
85000
Modules logiques adaptatifs (ALM)
31000
Registres du module logique adaptatif (ALM)
124000
Boucles de structure et d'E/S à phase asservie (PLL)
6
Mémoire embarquée maximale
6.473 Mb
Blocs DSP (Digital Signal Processing)
84
Format DSP (Digital Signal Processing)
Multiply, Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Contrôleurs de mémoire matériels
Oui
Interfaces de mémoire externes (EMIF)
DDR3, DDR3L, LPDDR3

Spécifications des E/S

Nombre maximal d'E/S utilisateur
216
Prise en charge des normes d'E/S
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Nbre maximal de paires LVDS
72
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)
6
Débit de données maximal sans retour à zéro (NRZ)
12.5 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen2

Technologies avancées

Sécurité du flux binaire des FPGA
Oui

Spécifications du package

Options de packages
U484, F672

Infos supplémentaires

URL d'infos complémentaires