Collection de produits
état
Launched
Date de lancement
2012
Lithographie
28 nm

Ressources

Éléments logiques (EL)
85000
Modules logiques adaptatifs (ALM)
32075
Registres du module logique adaptatif (ALM)
128300
Boucles de structure et d'E/S à phase asservie (PLL)
6
Mémoire embarquée maximale
4.45 Mb
Blocs DSP (Digital Signal Processing)
87
Format DSP (Digital Signal Processing)
Variable Precision
Système processeur matériel (HPS)
Dual-core Arm* Cortex*-A9
Contrôleurs de mémoire matériels
Oui
Interfaces de mémoire externes (EMIF)
DDR2, DDR3, LPDDR2

Configuration E/S

Nombre maximal d'E/S utilisateur
288
Prise en charge des normes d'E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, HiSpi, SLVS, Sub-LVDS
Nbre maximal de paires LVDS
144
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)
9
Débit de données maximal sans retour à zéro (NRZ)
3.125 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen1

Technologies avancées

Sécurité du flux binaire des FPGA
Oui
Convertisseur analogique-numérique
Non

Spécifications du package

Options de packages
U672, F896

Infos supplémentaires