Infos essentielles

Collection de produits
état
Launched
Date de lancement
2009
Lithographie
60 nm

Ressources

Éléments logiques (EL)
109000
Boucles de structure et d'E/S à phase asservie (PLL)
8
Mémoire embarquée maximale
5.49 Mb
Blocs DSP (Digital Signal Processing)
280
Format DSP (Digital Signal Processing)
Multiply
Contrôleurs de mémoire matériels
Non
Interfaces de mémoire externes (EMIF)
DDR, DDR2, SDR

Spécifications des E/S

Nombre maximal d'E/S utilisateur
475
Prise en charge des normes d'E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, Differential SSTL, Differential HSTL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS, PPDS
Nbre maximal de paires LVDS
118
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)
8
Débit de données maximal sans retour à zéro (NRZ)
3.124 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen1

Technologies avancées

Sécurité du flux binaire des FPGA
Non
Convertisseur analogique-numérique
Non

Spécifications du package

Options de packages
F484, F672, F896

Infos supplémentaires

URL d'infos complémentaires