Infos essentielles

Collection de produits
état
Launched
Date de lancement
2009
Lithographie
60 nm

Ressources

éléments logiques (EL)
74000
Boucles de structure et d'E/S à phase asservie (PLL)
8
Mémoire embarquée maximale
4.158 Mb
Blocs DSP (Digital Signal Processing)
198
Format DSP (Digital Signal Processing)
Multiply
Contrôleurs de mémoire matériels
Non
Support mémoire externe (EMIF)
DDR, DDR2, SDR

Configuration des E/S

Nombre maximal d'utilisateurs des E/S
310
Prise en charge des normes d'E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, Differential SSTL, Differential HSTL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS, PPDS
Nbre maximal de paires LVDS
98
Nbre maximum d'émetteurs-récepteurs NRZ
8
Débit de données NRZ maximal
3.124 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen1

Technologies avancées

Sécurité du flux binaire des FPGA
Non
Convertisseur analogique-numérique
Non

Spécifications du package

Options de packages
F484, F672

Infos supplémentaires

URL d'infos complémentaires