Infos essentielles

état
Launched
Date de lancement
Q2'19
Lithographie
10 nm

Ressources

Éléments logiques (EL)
2208075
Modules logiques adaptatifs (ALM)
748500
Registres du module logique adaptatif (ALM)
2994000
Boucles de structure et d'E/S à phase asservie (PLL)
28
Mémoire embarquée maximale
235 Mb
Blocs DSP (Digital Signal Processing)
6250
Format DSP (Digital Signal Processing)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Système processeur matériel (HPS)
Quad-core 64 bit Arm* Cortex*-A53
Blocs cryptographiques durs
0
Contrôleurs de mémoire matériels
Oui
Interfaces de mémoire externes (EMIF)
DDR4, QDR IV

Spécifications des E/S

Nombre maximal d'E/S utilisateur
720
Prise en charge des normes d'E/S
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Nbre maximal de paires LVDS
360
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)
64
Débit de données maximal sans retour à zéro (NRZ)
32 Gbps
Nombre maximal d'émetteurs-récepteurs à modulation d'impulsions en amplitude (PAM4, Pulse-Amplitude Modulation)
48
Débit de données maximal à modulation d'impulsions en amplitude (PAM4)
58 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen4, 10/25/50/100/200/400G Ethernet

Technologies avancées

Hyper-registres
Oui
Sécurité du flux binaire des FPGA
Oui

Spécifications du package

Options de packages
R3184C

Infos supplémentaires

URL d'infos complémentaires