Centre de ressources pour l’analyseur de synchronisation

author-image

Par

L’Analyseur de synchronisation est un analyseur statique de synchronisation à force ASIC qui prend en charge le format synopsys® design constraints (SDC) standard de l’industrie. Cette page fournit des liens vers des ressources sur lesquelles vous pouvez en savoir plus sur l’analyseur de synchronisation.

Pour obtenir une brève présentation de l’analyseur de synchronisation, reportez-vous à la section Analyseur de synchronisation sur la page de fonctionnalités du produit Vérification et niveau carte.

Recherchez des problèmes connus d’analyseur de synchronisation et des solutions d’assistance technique visitez la base de données des connaissances. Vous pouvez également visiter le Forum de la communauté Intel® pour vous connecter à d’autres utilisateurs Intel® FPGA et en discuter avec eux.

Pour obtenir des ressources supplémentaires, consultez la page Intel® FPGA Ressources d’assistance.

Ressources pour l’analyseur de synchronisation

Le Tableau 1 fournit des liens vers la documentation disponible sur l’analyseur de synchronisation.

Le Tableau 2 fournit des liens vers les formations et démonstrations disponibles sur l’analyseur de synchronisation.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.