Cet exemple décrit un compteur 8 bits avec des entrées de réinitialisation et de nombre asynchrones dans verilog HDL. Les outils de synthèse détectent les contre-conceptions en code HDL et inférablent lpm_counter mégafunction.
Téléchargez les fichiers utilisés dans cet exemple :
Compteur de téléchargement avec fichier README de réinitialisation asynchrone ›
L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Example et soumises.
Le Tableau 1 répernumère les ports et donne une description de chacun d’entre nous.
Tableau 1. Compteur avec liste des ports asynchrones de réinitialisation
| Description | du type de nom de | port |
|---|---|---|
| Clk | Entrée | Horloge |
| Réinitialiser | Entrée | Réinitialisation asynchrone |
| Ena | Entrée | Nombre activé |
| résultat[7:0] | Sortie | Sortie du compteur 8 bits |