Cet exemple décrit un multiplicateur signé 8 bits avec E/S enregistrées dans Verilog HDL. Les outils de synthèse détectent les conceptions multiplicateurs en code HDL et inférablent lpm_mult mégafunction.
Téléchargez les fichiers utilisés dans cet exemple :
- Télécharger signed_mult_v.zip
- Télécharger le multiplicateur signé avec le fichier README E/S enregistré
L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Exampleet soumises .
Tableau 1. Liste des ports multiplicateurs signés
Nom du port |
Type |
Description |
---|---|---|
a[7:0], |
Entrée |
Entrées de données enregistrées 8 bits signées sur l’unité multiplicateur. Les données d’entrée sont fournies au multiplicateur à chaque cycle d’horloge. |
Clk |
Entrée |
Horloge. |
out[15:0] |
Sortie |
Sortie de multiplicateur signé 16 bits. |