Verilog HDL : instancération tri-état

author-image

Par

Cet exemple simple montre comment activer instantanément une mémoire tampon à trois états dans Verilog HDL à l’aide du mot-clé bufif1. Le type de sortie est trois. Le tampon est instantanément protégé par bufif1 avec le nom variable b1.

Pour plus d’informations sur l’utilisation de cet exemple dans votre projet, reportez-vous à la section Comment utiliser verilog HDL sur la page Web de Verilog.

tristate.v

module Tristate (in, oe, out) ;   entrée entrée, oe ;  sortie ;
    tri     out ;

    bufif1  b1 (out, in, oe) ;

endmodule

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.