Exemples de conception Intel® FPGA
Les exemples de conception d’Intel® fournissent des solutions efficaces pour les problèmes de conception courants. Ces conceptions peuvent être utilisées comme point de départ pour le développement avec votre système unique et sont disponibles en utilisant de nombreuses fonctions telles que les filtres, les fonctions arithmétiques, la détection/correction d’erreurs, la modulation/demodulation, et le traitement vidéo et image.
Des exemples de conception sont également disponibles dans le Design Store pour les FPGAs et les RocketBoards.org Intel®.
Intel fournit une variété d’exemples de conception prêts à l’emploi, tels que les exemples de conception de protocoles d’interface, afin de fournir des solutions efficaces pour votre application.
Découvrez les fichiers de téléchargement, la configuration système requise et les informations de support pour l’interopérabilité série RapidIO (SRIO) avec la conception de référence TI DSP 6482.
Consultez la collection de guides de développement, de formations, de téléchargements de logiciels et de kits logiciels d’Intel pour FPGA le SDK pour OpenCL.
Les exemples d’entrée/d’outil de conception Intel offrent des solutions efficaces pour les problèmes de conception courants
Apprenez-en plus sur la façon d’exécuter une simulation avec la fonctionnalité Quartus II NativeLink en utilisant les deux étapes suivantes dans cet exemple de l’équipe d’assistance Intel.
6/14/2023
Télécharger FPGA Solution de sécurité de conception à l’aide d’un périphérique de mémoire | Intel
Découvrez les fichiers de téléchargement, les exigences système et les informations d’assistance de la solution de sécurité de conception FPGA à l’aide d’une conception de référence de périphérique de mémoire sécurisée.
Découvrez les fichiers de téléchargement, la configuration requise et les fonctionnalités de la conception de référence Serial RapidIO to TI 6482 DSP dans ce guide de l’équipe d’assistance Intel.
Cet exemple décrit une mémoire vive synchrone 64 bits x 8 bits, véritable conception à deux ports avec toute combinaison d’opérations de lecture ou d’écriture indépendantes dans le même cycle d’horloge en VHDL.
Cet exemple décrit une conception ram synchrone 64 bits x 8 bits à double horloge avec différentes adresses de lecture et d’écriture dans VHDL. En savoir plus sur la conception synchrone d’Intel.
Cet exemple de conception de registre de changement VHDL 1x64 décrit un registre de changement de 64 bits d’une largeur unique en VHDL. En savoir plus sur cette conception auprès d’Intel.
Cet exemple décrit une mémoire vive 8 bits 64 bits à port unique avec des adresses de lecture et d’écriture communes dans VHDL. En savoir plus sur cette conception auprès d’Intel.
Cet exemple décrit un arbre d’adder binaire 16 bits en VHDL. Les appareils dotés de tableaux de consultation à 4 entrées dans des éléments logiques (EL) peuvent améliorer les performances avec une structure d’arbre d’adder binaire.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.