Cet exemple de conception montre l’utilisation d’un composant de contrôle accéléré par matériel pour calculer le somme de contrôle d’un tampon de données en mémoire. L’accélérateur de contrôle se compose de trois sous-composants :
- Calculateur de somme de contrôle
- Hôte de lecture
- Contrôleur de contrôle
Figure 1 : diagramme de blocs de l’accélérateur de contrôle
Tous les composants contiennent des interfaces Avalon® et peuvent être connectés les uns aux autres pour former l’accélérateur de contrôle. Vous pouvez remplacer un composant quelconque par un autre composant fonctionnel équivalent. Par exemple, vous pouvez remplacer le composant du contrôleur par un ordinateur d’état qui fonctionne seul.
Dans cet exemple, le contrôleur est connecté à un processeur Nios II. Le processeur communique l’adresse de base de la mémoire tampon et la durée des données au composant du contrôleur. Une fois que l’hôte en lecture connaît ces informations, il lit en permanence les données de la mémoire et les transmet à la calculateur de contrôle pour le fonctionnement de la somme de contrôle.
Lorsque le calcul de la somme de contrôle a été effectué sur toutes les données, le calculateur émet un signal valide ainsi que le résultat de contrôle du contrôleur. Le contrôleur configure ensuite le bit DONE dans le registre de l’état et signale également le signal d’interruption. Vous ne devez lire le résultat du contrôleur que lorsque le bit DONE et le signal d’interruption sont signalés.
Ce composant de l’accélérateur prend en charge le calcul de la somme de contrôle des données sur 32 bits et 64 bits. Le facteur d’accélération de l’implémentation de contrôle matériel accéléré par rapport à la somme de contrôle logiciel est jusqu’à 30 pour les données 32 bits et jusqu’à 60 pour les données 64 bits.
Cet exemple de conception vise à être utilisé avec le kit d’évaluation embarqué Nios II (NEEK), Cyclone III Edition.
Spécifications de la conception du matériel
La conception contient les composants suivants :
- processeur Nios II (Nios II/f cœur rapide)
- Contrôleur hautes performances DDR SDRAM
- pont de pipeline maqué Avalon mémoire
- Compteur de performances
- Intervalle
- E/S parallèles (PIO) à bouton poussoir
- LED PIO
- JTAG-UART
- Périphérique d’identification système (ID)
- Contrôleur de contrôle
- Calculateur de somme de contrôle
- Hôte de lecture
Utiliser cet exemple de conception
Pour exécuter cet exemple, téléchargez l’altera_avalon_checksum_de.zip et décompressez-le sur votre disque dur. Ensuite, suivez les instructions dans le fichier readme.doc se trouvant dans le fichier .zip.
L’utilisation de cette conception est régie par les conditions générales du contrat de licence d’Intel® Design Example.