Centre d’assistance Ethernet
Le centre d’assistance IP Ethernet fournit des informations sur la sélection, la conception et la mise en œuvre de liaisons Ethernet. Il existe également des instructions sur la façon de faire apparaître votre système et de déboguer les liaisons Ethernet. Cette page est organisée en catégories qui s’alignent sur un flux de conception de système Ethernet du début à la fin.
Accédez aux pages ci-dessous des ressources d’assistance pour les périphériques Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 et Intel® Cyclone® 10 . Pour les autres appareils, recherchez à partir des liens suivants : index de documentation FPGA, cours de formation, vidéos rapides, exemples de conception et base de connaissances.
Diagramme de bloc pour l’implémentation de la conception Ethernet
1. Sélection de l’appareil et de l’IP
Quelle famille Intel® FPGA dois-je utiliser ?
Reportez-vous au Tableau 1 pour comprendre la prise en charge des cœurs de propriété intellectuelle (IP) Ethernet pour les périphériques Intel Agilex, Intel Stratix 10, Intel Arria 10 et Intel Cyclone 10. Comparez les quatre périphériques pour sélectionner le périphérique adapté à l’implémentation de votre sous-système Ethernet.
Tableau 1 : prise en charge des périphériques et des cœurs IP
Famille d’appareils |
Type de vignette (périphérique Intel Agilex® 7 uniquement) |
Cœur IP |
Interface électrique |
Correction d’erreur directe |
Protocole de temps de précision 1588 |
Négociation automatique/Formation sur les liens |
---|---|---|---|---|---|---|
Intel Agilex® 7 |
E-Tile |
Guide de l’utilisateur de l’IP matérielle E-Tile pour Ethernet Intel FPGA IP |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR 25GBASE-R AUI Lien vers le consortium 25GBASE-R 10GBASE-KR 10GBASE-CR |
Reed Solomon (528, 514) Reed Solomon (544, 514) |
✓ |
✓ |
F-Tile |
Guide de l’utilisateur du Intel® FPGA IP Ethernet triple vitesse F-Tile |
10BASE-T 100BASE-T 1000BASE-T |
X |
✓ |
✓ |
|
F-Tile | Manuel d’utilisation du Intel® FPGA IP MAC Ethernet 10G à faible latence F-Tile | NBASE-T | X
|
✓ | X | |
F-Tile | F-Tile Ethernet Multifréquences Intel® FPGA IP Guide de l’utilisateur | NBASE-T |
|
✓ | ✓ | |
F-Tile | F-Tile 1G/2,5G/5G/10G Multifréquences Manuel d’utilisation d’Ethernet PHY Intel® FPGA IP | NBASE-T | NA | ✓ | ✓ | |
F-Tile | Guide de l’utilisateur du Intel FPGA IP Ethernet F-Tile 25G | 25GBASE-R, 25GBASE-SR |
|
X | ✓ | |
F-Tile | Guide de l’utilisateur du Intel® FPGA IP Ethernet 50G à faible latence F-Tile | 25GBASE-R, 25GBASE-SR |
|
X | ✓ | |
F-Tile | Guide de l’utilisateur du Intel® FPGA IP Ethernet 100G à faible latence F-Tile | 25GBASE-R, 25GBASE-SR |
|
X | ✓ | |
F-Tile | Guide de l’utilisateur de F-Tile Ethernet Intel® FPGA Hard IP | 10GBASE-KR, 10GBASE-CR 10GBASE-LR, 25GBASE-KR 25GBASE-CR, 25GBASE-R, 25GAUI-1, 40GBASE-KR4 40GBASE-CR4, 40GBASE-SR4, 50GBASE-KR1, 50GBASE-CR1, 50GBASE-KR2, 50GBASE-CR2,50GAUI-1, 50GAUI-2, 100GBASE-KR1, 100GBASE-CR1, 100GBASE-KR2, 100GBASE-CR2, 100GBASE-KR4, 100GBASE-CR4, 100GAUI-1, 100GAUI-2100GAUI-4, CAUI-2, CAUI-4, 200GBASE-KR2, 200GBASE-CR2, 200GBASE-KR4, 200GBASE-CR4, 200GAUI-2200GAUI-4, 200GAUI-8, 400GBASE-KR4, 400GBASE-CR4, 400GAUI-4, 400GBASE-KR8, 400GBASE-CR8, 400GAUI-8 |
|
✓ | ✓ | |
F-Tile |
Guide de l’utilisateur du sous-système Ethernet Intel® FPGA IP | 10GBASE-KR, 10GBASE-CR, 10GBASE-R, 25GBASE-KR, 25GBASE-CR, 25GBASE-R AUI, 25GBASE-R Consortium Link, 40GBASEKR-4, 40GBASE-CR4, 40GBASE-SR4, 50GBASE-KR2, 50GBASE-CR2, 50GAUI-2, 50GAUI-1, 100GBASE-KR4, 100GBASE-CR4, CAUI-4, CAUI-2, CAUI-1, 200GAUI-4, 200GAUI-2, 200GAUI-8, 400GAUI-8, 400GAUI-4 |
|
✓ | ✓ | |
Famille d’appareils |
Type de vignette (périphériques Intel® Stratix® 10 uniquement) |
Cœur IP |
Interface électrique |
Correction d’erreur directe |
Protocole de temps de précision 1588 |
Négociation automatique/Formation sur les liens |
Intel® Stratix® 10 GX/SX/MX/TX/DX |
L-Tile et H-Tile |
Intel® FPGA IP Ethernet triple vitesse |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
L-Tile et H-TIle |
Intel FPGA IP MAC Ethernet 10G à faible latence |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
Firecode FEC |
✓ |
✓ |
|
L-Tile et H-Tile |
Intel FPGA IP 10GBASE-R |
|||||
L-Tile et H-Tile |
Intel FPGA IP 10GBASE-KR PHY |
|||||
L-Tile et H-Tile |
Intel FPGA IP PHY Ethernet Multi-rate 1G/2,5 G/5G/10G |
|||||
L-Tile et H-Tile |
Intel FPGA IP Ethernet 40 Gbit/s à faible latence |
40G-BASE-R4 |
Firecode FEC |
|
✓ |
|
H-Tile |
IP matérielle Intel® FPGA H-Tile pour Ethernet |
50G-BASE-R2 100G-BASE-R4 |
|
|
✓ |
|
L-Tile et H-Tile |
IP FPGA Intel Stratix 10 Ethernet 25G Voir le guide de l’utilisateur du cœur IP |
25GBASE-SR 10GBASE-R |
Reed Solomon (528, 514) |
✓ |
|
|
L-Tile et H-Tile |
Intel FPGA IP Ethernet 100 Gbit/s à faible latence |
100G-BASE-R4 |
Reed Solomon (528, 514) |
|
|
|
E-Tile |
Guide de l’utilisateur de l’IP matérielle E-Tile pour Ethernet Intel FPGA IP |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR 25GBASE-R AUI Lien vers le consortium 25GBASE-R 10GBASE-KR 10GBASE-CR |
Reed Solomon (528, 514) Reed Solomon (544, 514) |
✓ |
✓ |
|
Famille d’appareils |
Cœur IP |
Interface électrique |
Correction d’erreur directe |
Protocole de temps de précision 1588 |
Négociation automatique/Formation sur les liens |
|
Intel® Arria® 10 GX/GT/SX |
Ethernet triple vitesse Intel FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
Intel FPGA IP MAC Ethernet 10G à faible latence |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
Firecode FEC |
✓ |
✓ |
||
Intel FPGA IP 10GBASE-R |
||||||
XAUI PHY Intel FPGA IP |
||||||
1G/10GbE et 10GBASE-KR PHY Intel FPGA IP |
||||||
Intel FPGA IP PHY Ethernet Multi-rate 1G/2,5 G/5G/10G Voir le guide de l’utilisateur du cœur IP |
||||||
Intel FPGA IP Ethernet 40 Gbit/s à faible latence |
40G-BASE-R4 |
Firecode FEC |
✓ |
✓ |
||
Intel FPGA IP Ethernet 100 Gbit/s à faible latence |
100G-BASE-R10 100G-BASE-R4 |
Reed Solomon (528, 514) |
✓ |
|
||
Intel FPGA IP Ethernet 25 Gbit/s |
25G-BASE-R1 |
Reed Solomon (528, 514) |
✓ |
|
||
Intel FPGA IP Ethernet 50 Gbit/s |
50G-BASE-R2 |
|
|
|
||
Famille d’appareils |
Cœur IP |
Interface électrique |
Correction d’erreur directe |
Protocole de temps de précision 1588 |
Négociation automatique/Formation sur les liens |
|
Intel® Cyclone® 10 LP/GX |
Ethernet triple vitesse Intel FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
Intel FPGA IP MAC Ethernet 10G à faible latence (Intel Cyclone® 10 GX uniquement) |
10GBASE-R |
|
✓ |
|
Veuillez vous référer aux guides d’utilisation respectifs pour comprendre et savoir si les différentes fonctionnalités répertoriées dans le tableau ci-dessus s’excluent mutuellement. Par exemple : Intel FPGA IP pour l’Ethernet 100 Gbit/s à faible latence (pour les périphériques Intel Arria 10) ne vous permet pas d’activer simultanément le RS-FEC et le PTP 1588.
2. Flux de conception et intégration IP
Où puis-je trouver des informations sur l’intégration IP ?
Reportez-vous à la section Getting Started (Mise en route) du guide de l’utilisateur du cœur IP choisi. Vous pouvez également consulter les documents suivants pour plus de détails :
Intel Arria 10 périphériques
- AN 735 : Directives de migration du cœur IP du MAC Ethernet 10G Intel® FPGA faible latence
- AN 795 : Directives de mise en œuvre pour le sous-système Ethernet 10G utilisant un cœur IP MAC 10G à faible latence dans les périphériques Arria® 10
- AN 808 : Directives de migration du sous-système Ethernet 10 Intel Arria® vers Intel Stratix® 10 pour le sous-système Ethernet 10G
Intel Stratix 10 périphériques
Périphériques Intel Agilex
Quel cœur IP Ethernet dois-je utiliser ?
Intel® FPGA IP pour l’Ethernet
Le portefeuille Intel FPGA IP pour Ethernet contient différents types d’IP pour prendre en charge des débits de données de 10 Mbit/s à 100 Gbit/s. Les solutions IP Ethernet englobent le contrôleur d’accès aux médias et le cœur IP PHY, qui comprend à la fois la connexion au support physique (PMA) et la sous-couche de codage physique (PCS). Pour plus d’informations, reportez-vous aux guides de l’utilisateur suivants :
Périphériques Intel Agilex
- Manuel d’utilisation de l’IP matérielle E-Tile® Intel pour Ethernet Intel FPGA IP
- Manuel d’utilisation de l’émetteur-récepteur Intel E-Tile PHY
- Outil de placement des canaux Intel E-Tile
- Fiche technique de l’appareil Intel Agilex® 7
Intel Stratix 10 périphériques
- Manuel d’utilisation du cœur IP Ethernet triple vitesse Intel FPGA
- Manuel d’utilisation du cœur IP MAC Ethernet 10G à faible latence Intel FPGA
- Manuel d’utilisation du cœur IP Ethernet multi-rate PHY Intel Stratix 1G/2,5 G/5G/10G
- Intel Stratix 10 Manuel d’utilisation du cœur IP 10GBASE-KR PHY
- Manuel d’utilisation du cœur IP Ethernet 40 Gbit/s Intel Stratix 10 faible latence
- Guide de l’utilisateur du cœur IP Ethernet 100 Gbit/s à faible latence Intel Stratix 10
- Manuel d’utilisation de l’IP matérielle E-Tile Intel Stratix 10 pour Ethernet Intel FPGA IP
- Manuel d’utilisation de l’émetteur-récepteur Intel Stratix 10 E-Tile PHY
- Manuel d’utilisation de l’IP matérielle Intel Stratix 10 H-Tile pour Ethernet Intel FPGA IP
- Manuel d’utilisation de l’émetteur-récepteur Intel Stratix 10 L-Tile et H-Tile PHY
- Fiche technique de l’appareil Intel Stratix 10
- Outil de placement des canaux Intel E-Tile
Intel Arria 10 périphériques
- Manuel d’utilisation du cœur IP Ethernet triple vitesse Intel FPGA
- Manuel d’utilisation du cœur IP MAC Ethernet 10G à faible latence Intel FPGA
- Manuel d’utilisation du cœur IP Ethernet 25 Gbit/s
- Manuel d’utilisation du cœur IP Ethernet 50 Gbit/s
- Guide de l’utilisateur du cœur IP Ethernet 40 Gbit/s à faible latence
- Guide de l’utilisateur du cœur IP Ethernet 100 Gbit/s à faible latence
- Guide de l’utilisateur de la fonction MAC et PHY MegaCore Ethernet 40 et 100 Gbit/s à faible latence
Intel Cyclone 10 périphériques
3. Conception de la carte et gestion de l’alimentation
Directives de connexion des broches
Intel Cyclone 10 périphériques
Intel Arria 10 périphériques
Intel Stratix 10 périphériques
Périphériques Intel Agilex
Examen des schémas
Intel Cyclone 10 périphériques
Intel Arria 10 périphériques
Intel Stratix 10 périphériques
Périphériques Intel Agilex
Guides de conception des cartes mères
- Test de disposition de la carte
- AN 114 : Directives de conception des cartes mères pour les packages d’appareils programmables Intel®
- AN 766 : Appareils Intel Stratix 10, directive de conception de la disposition de l’interface de signal à haut débit
- AN 613 : Considérations sur la conception de l’empilement de PCB pour les FPGAs Intel
- AN 875 : directives de conception du PCB E-Tile Intel Stratix 10
- AN 886 : Directives de conception des appareils Intel Agilex® 7
- Guide de l’utilisateur de Intel Agilex® 7 Power Management
- Famille de périphériques Intel Agilex® 7 Directives de conception de l’intégrité du signal de l’interface série haut débit
- AN 910 : Directives de conception du réseau de distribution d’alimentation Intel Agilex® 7
Estimateur de puissance précoce
Directives en matière d’énergie thermique
Directives de séquençage de l’alimentation
4. Exemples de conception et conceptions de référence
Intel Arria 10 périphériques
- Ethernet à triple vitesse
- AN647 : Conception de référence d’Ethernet triple vitesse à port unique et de puce PHY embarquée
- AN-744 : Conception de référence Ethernet triple vitesse évolutive pour les appareils Intel Arria 10
- Intel Arria Exemple de conception Ethernet triple vitesse 10 et PHY natif
- Exemple de conception Ethernet Intel Arria 10 triple vitesse avec IEEE 1588v2 et PHY natif
- Ethernet 10G
- AN 699 : Utilisation de la boîte à outils de conception Ethernet Intel® FPGA
- AN794 : Conception de référence Ethernet 10G MAC et XAUI PHY Intel Arria 10 à faible latence
- AN 701 : MAC Ethernet 10G évolutive à faible latence utilisant Intel Arria 10 PHY 1G/10G
- AN 838 : Interopérabilité entre Intel Arria solution Ethernet 10 NBASE-T avec la conception de référence Ethernet AQUANTIA PHY
- Exemple de conception Ethernet 10M-10G évolutif Intel Arria 10 SoC
- Exemple de conception Intel Arria 10 Scalable 10G Ethernet MAC + PHY natif avec IEEE 1588v2
Intel Stratix 10 périphériques
- Ethernet à triple vitesse
- AN830 : Conception de référence de Intel FPGA Ethernet triple vitesse et puce PHY embarquée
- Ethernet 1G/2,5G
- Exemple de conception Ethernet 1G/2,5 G pour Intel Stratix 10
- Ethernet 10G
- Manuel d’utilisation de l’exemple de conception du Intel FPGA IP pour MAC Ethernet 10G à faible latence
- Ethernet 40G
- Manuel d’utilisation de l’exemple de conception Intel FPGA IP pour Ethernet 40 Gbit/s à faible latence
- IP matérielle Intel FPGA H-Tile pour Ethernet
- Manuel d’utilisation de l’exemple de conception
- Ethernet 100G
- Manuel d’utilisation de l’exemple de conception de Intel FPGA IP pour Ethernet 100 Gbit/s à faible latence
- IP matérielle E-Tile pour Ethernet Intel Stratix 10
- Guide de l’utilisateur de l’exemple de conception FPGA IP
Périphériques Intel Agilex 7
- IP matérielle E-Tile pour périphériques Ethernet Intel Agilex
- IP Ethernet triple vitesse
- Guide de l’utilisateur de l’exemple de conception du Intel® FPGA IP Ethernet triple vitesse F-Tile
- IP Ethernet 10G
- IP Ethernet 25G
- IP matérielle Ethernet F-Tile
5. Débogage
Outils
Inspecteur de lien Ethernet Intel Stratix 10
Ethernet Link Inspector se compose de deux sous-outils :
- Moniteur de liaison - Vous permet de surveiller en permanence l’état de la ou des liaisons Ethernet entre Intel Stratix périphérique 10 et le partenaire de liaison. Certaines des principales fonctionnalités que vous pouvez surveiller sont : Résumé de l’état de la liaison (verrouillage CDR, fréquence de récupération RX, verrouillage de l’alignement des voies, etc.) Statistiques de paquets MAC, statistiques FEC, etc.
- Analyse de liaison - Vous permet d’avoir une transparence dans la séquence d’activation du lien (comme la négociation automatique, l’entraînement de liaison, etc.) ou tout autre événement capturé dans le fichier de l’analyseur logique Signal Tap. Configurez et capturez le fichier de l’analyseur logique Signal Tap pour un événement donné, puis utilisez l’analyse de liaison pour importer l’événement capturé et étudier Intel Stratix 10 comportements pendant cette durée d’événement.
Pour accéder à Ethernet Link Inspector pour obtenir une version spécifique du logiciel Intel® Quartus®, reportez-vous au tableau ci-dessous.
- Pour connaître le modèle d’utilisation de la prise en charge des IP et des périphériques, reportez-vous à la section « Cœurs et périphériques IP pris en charge » du guide de l’utilisateur de l’inspecteur de lien Ethernet correspondant.
Fichiers outils |
Version Intel Quartus du logiciel |
Guide de l’utilisateur |
---|---|---|
Intel Quartus logiciels 19.1 et versions ultérieures (L, H et E-Tiles) |
Guide de l’utilisateur de l’inspecteur de lien Ethernet pour les périphériques Intel® Stratix® 10 |
|
Intel Quartus logiciels 18.0 à 18.1.2 (L, H et E-Tiles) |
Guide de l’utilisateur d’Ethernet Link Inspector Archives pour les packages Ethernet Link Inspector v4.1 et v1.1 | |
Intel Quartus logiciels 17.1 et versions antérieures (L et H-Tiles) |
Guide de l’utilisateur d’Ethernet Link Inspector Archives pour les packages Ethernet Link Inspector v4.1 et v1.1 |
Notes de mise à jour de Intellectual Property (IP) Core
Intel Cyclone 10 périphériques
- Notes de version du cœur IP Ethernet triple vitesse Intel FPGA
- Intel FPGA Notes de mise à jour du cœur IP MAC Ethernet 10G à faible latence
Intel Arria 10 périphériques
- Notes de version du cœur IP Ethernet triple vitesse Intel FPGA
- Intel FPGA Notes de mise à jour du cœur IP MAC Ethernet 10G à faible latence
- Notes de mise à jour de 1G/10G et fond de panier Ethernet 10GBASE-KR PHY
- Notes de version du cœur IP Ethernet multi-rate PHY 1G/2,5 G/5G/10G
- Notes de version du cœur IP Ethernet 25G
- Notes de mise à jour du cœur IP Ethernet 40 Gbit/s à faible latence
- Notes de mise à jour du cœur IP Ethernet 100 Gbit/s à faible latence
Intel Stratix 10 périphériques
- Notes de version du cœur IP Ethernet triple vitesse Intel FPGA
- Intel FPGA Notes de mise à jour du cœur IP MAC Ethernet 10G à faible latence
- Notes de mise à jour de Intel Stratix 10GBASE-KR PHY
- Notes de mise à jour de l’IP matérielle Intel Stratix 10 H-Tile pour le cœur IP Ethernet
- Notes de version du cœur IP Ethernet 40 Gbit/s à faible latence Intel Stratix 10
- Notes de version du cœur IP Ethernet 100 Gbit/s à faible latence Intel Stratix 10
- Notes de mise à jour de l’IP matérielle E-Tile Intel Stratix 10 pour Ethernet Intel FPGA IP
Périphériques Intel Agilex
Guides d’analyse de l’arbre d’erreurs
Solutions de base de connaissances
Intel Cyclone 10 périphériques
- Rechercher dans la base de connaissances (Intel FPGA IP Ethernet triple vitesse)
- Rechercher dans la base de connaissances (Intel FPGA IP pour le MAC Ethernet 10G à faible latence)
Intel Arria 10 périphériques
- Rechercher dans la base de connaissances (Intel FPGA IP Ethernet triple vitesse)
- Rechercher dans la base de connaissances (Intel FPGA IP pour le MAC Ethernet 10G à faible latence)
- Rechercher dans la base de connaissances (Intel FPGA IP pour 1G/10G et fond de panier Ethernet 10GBASE-KR PHY)
- Rechercher dans la base de connaissances (Intel FPGA IP pour Ethernet Multi-rate PHY 1G/2,5 G/5G/10G)
- Rechercher dans la base de connaissances (Intel FPGA IP pour Ethernet 25G)
- Rechercher dans la base de connaissances (Intel FPGA IP Ethernet 40 Gbit/s à faible latence)
- Rechercher dans la base de connaissances (Intel FPGA IP Ethernet 100 Gbit/s à faible latence)
Intel Stratix 10 périphériques
- Rechercher dans la base de connaissances (Intel FPGA IP Ethernet triple vitesse)
- Rechercher dans la base de connaissances (Intel FPGA IP pour le MAC Ethernet 10G à faible latence)
- Rechercher dans la base de connaissances (Intel FPGA IP pour Ethernet Multi-rate PHY 1G/2,5 G/5G/10G)
- Rechercher dans la base de connaissances (Intel FPGA IP pour Ethernet 25G)
- Rechercher dans la base de connaissances (Intel FPGA IP Ethernet 40 Gbit/s à faible latence)
- Rechercher dans la base de connaissances (Intel FPGA IP Ethernet 100 Gbit/s à faible latence)
Périphériques Intel Agilex
Intel® FPGA Technical Training
6. Cours de formation et vidéos
Intel® FPGA vidéos rapides
Sujet |
Description |
---|---|
Comment fonctionnent Intel FPGA solution système 1588 dans différents modes d’horloge |
Découvrez la nouvelle conception de référence au niveau du système 1588 d’Intel utilisant à la fois le Intel FPGA IP pour MAC Ethernet 10G avec PHY BaseR 10G et un logiciel, qui comprend la pile PTP LinuxPTPv1.5, un préchargeur, un pilote MAC Ethernet 10 Gbit/s et un pilote PTP. |
Techniques de débogage pour une conception Ethernet Intel FPGA Nios® II - Partie 1 |
Découvrez les techniques de débogage pour les conceptions de processeurs Ethernet ou Nios II. |
Techniques de débogage pour une conception Ethernet Intel FPGA Nios II - Partie 2 |
Découvrez les techniques de débogage pour les conceptions de processeurs Ethernet ou Nios II. |
Comment déboguer Intel FPGA problème de négociation automatique Ethernet triple vitesse |
Découvrez comment utiliser la négociation automatique pour synchroniser les périphériques Ethernet. |
Découvrez comment déboguer les problèmes de synchronisation de liaison Ethernet triple vitesse. |
|
Découvrez comment migrer des cœurs IP vers la famille de FPGA Intel Arria 10 en utilisant l’Intel FPGA IP pour Ethernet triple vitesse par exemple. |
|
Migration de l’ancienne IP MAC Ethernet 10G vers la nouvelle IP MAC Ethernet 10G à faible latence |
Découvrez les Intel FPGA IP pour le MAC Ethernet 10G à faible latence et comment migrer du MAC Ethernet 10G à partir du Intel FPGA IP hérité. |
Découvrez comment utiliser les fonctionnalités Ethernet sous le shell UEFI après le démarrage de la phase DXE. |
|
Démonstration matérielle de l’exemple de conception 10G MAC + 1G/10G PHY avec 1588 |
Regardez une démonstration sur le Intel FPGA IP pour MAC Ethernet 10G et le Intel® FPGA IP pour PHY 1G/10G avec la fonctionnalité IEEE 1588. Découvrez comment effectuer le test matériel de conception et comment modifier le script tcl matériel pour spécifier l’objectif du test. |
Regardez la vidéo Chalk Talk sur IP Ethernet 2,5G. |
Autres technologies
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.