Centre d’assistance IP de l’émetteur-récepteur PHY
Le centre d’assistance IP de l’émetteur-récepteur PHY fournit des informations sur la façon de sélectionner, de concevoir et de mettre en œuvre les liens de l’émetteur-récepteur. Il existe également des directives sur la façon d’installer votre système et de déboguer les liens de l’émetteur-récepteur. Cette page est organisée en catégories qui correspondent au flux de conception d’un système d’émetteur-récepteur haut débit du début à la fin.
Obtenez des ressources d’assistance pour les périphériques Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 et Intel® Cyclone® 10 dans les pages ci-dessous. Pour les autres périphériques, recherchez à partir des liens suivants : FPGA Index de documentation, cours de formation, vidéos, exemples de conception, base de connaissances.
1. Sélection de l’appareil et de l’IP
Quelle famille de périphériques Intel® FPGA dois-je utiliser ?
Tableau 1 - Variante de périphérique et prise en charge des fonctionnalités | |||||||||
---|---|---|---|---|---|---|---|---|---|
Appareil |
Intel® Cyclone® 10 |
Intel® Arria® 10 |
Intel® Stratix® 10 |
® Intel Agilex 7 |
|||||
Variante de périphérique |
GX |
SX(3) |
GX(3) |
GT(4) |
GX/SX L-Tile |
Vignette GX/SX H |
MX/TX E-Tile |
AGF E-Tile |
|
Débit de données maximal |
|
12,5 Gbit/s |
17,4 Gbit/s |
17,4 Gbit/s |
17,4 Gbit/s |
17,4 Gbit/s |
N°1 |
N°1 |
|
Canaux GXT | N°1 |
N°1 |
25,8 Gbit/s |
26,6 Gbit/s |
28,3 Gbit/s |
28,3 Gbit/s |
N°1 |
||
Canaux GXE | N°1 |
N°1 |
N°1 |
N°1 |
N°1 |
28,9 Gbit/s (NRZ) 57,8 Gbit/s (PAM4) |
28,9 Gbit/s (NRZ) 57,8 Gbit/s (PAM4) |
||
Débit de données maximal |
Canaux GX |
6,6 Gbit/s |
12,5 Gbit/s |
12,5 Gbit/s | 12,5 Gbit/s |
28,3 Gbit/s | 28,3 Gbit/s | N°1 | |
Canaux GXT |
N°1 |
N°1 |
|||||||
|
N°1 |
N°1 |
N°1 |
N°1 |
N°1 |
28,9 Gbit/s (NRZ) 57,8 Gbit/s (PAM4) |
28,9 Gbit/s (NRZ) 57,8 Gbit/s (PAM4) |
||
Canaux maximum par périphérique |
Canaux GX |
12 |
96 |
72 | 96 |
96 | N°1 | N°1 |
|
Canaux GXT |
N°1 |
N°1 |
6 | 32 |
64 |
24 |
N°1 | ||
Canaux GXE |
N°1 |
N°1 |
N°1 | N°1 |
N°1 | 120 | 24 (et 32 P-Tile) |
||
IP dure | Un PCIe 2e génération x4 par périphérique. | PCIe* Gen3 x8 jusqu’à 4 par périphérique | PCIe Gen3 x16 jusqu’à 4 par périphérique | PCIe Gen3 x16 jusqu’à 4 par périphérique | MACup Ethernet 50/100 Gbit/s à 4 par appareil PCIe Gen3 x16 jusqu’à 4 par périphérique SR-IOV (quatre PF/2K VF) (6) | Ethernet 10G/25G/100G avec 1588 capacités en option + RS-FEC (528, 514)/RS-FEC (544, 514) | Ethernet 10G/25G/100G avec 1588 capacités en option + RS-FEC (528, 514)/RS-FEC (544, 514) | ||
L’assistance SR-IOV n’est pas disponible. |
- Les valeurs indiquées dans le tableau ci-dessus correspondent aux modes d’alimentation standard. En mode d’alimentation réduite, le débit de données maximum pour Intel Arria® canaux de périphérique 10 GX (puce à puce) est de 11,3 Gbit/s. Les canaux d’émetteur-récepteur GT étant conçus pour offrir des performances de pointe, ils ne possèdent pas de mode de fonctionnement à puissance réduite. Pour utiliser des canaux d’émetteur-récepteur GX à des débits de données désignés dans des modes d’alimentation standard et réduits, appliquez les blocs d’alimentation de base et extentielles correspondants. Pour plus d’informations, reportez-vous à la fiche technique Intel Arria 10 périphériques.
- Les émetteurs-récepteurs d’appareils Intel Arria 10 et Intel Stratix 10 peuvent bénéficier de débits de données inférieurs à 1,0 Gbit/s grâce à un échantillonnage supérieur.
- Pour les variantes de périphériques SX et GX, les débits de données maximum de l’émetteur-récepteur sont spécifiés pour la vitesse de l’émetteur-récepteur la plus rapide (-1). Reportez-vous à la fiche technique de l’appareil pour obtenir des spécifications de niveau de vitesse plus faible.
- Pour les variantes de périphérique GT, les débits de données maximum de l’émetteur-récepteur sont spécifiés pour la vitesse (-1) de l’émetteur-récepteur. Reportez-vous à la fiche technique de l’appareil pour obtenir les spécifications de niveau de vitesse inférieure.
- Intel Stratix 10 émetteurs-récepteurs d’appareils possèdent à la fois des canaux GX et GXT d’émetteur-récepteur. Pour plus de détails, reportez-vous au guide de l’utilisateur de l’émetteur-récepteur PHY Intel Stratix 10 L-H-Tile.
- SR-IOV désigne la virtualisation de sortie d’entrée simple racine.
- Les émetteurs-récepteurs d’appareils Intel Arria 10 et Intel Stratix 10 peuvent bénéficier de débits de données inférieurs à 1,0 Gbit/s grâce à un échantillonnage supérieur.
- Les applications de fond de panier se rapportent à celles qui nécessitent une péréquation avancée, telles que la péréquation des commentaires décisionnelles (DFE) permettant de compenser la perte de canaux.
fiches techniques des périphériques Intel FPGA
- ® fiche technique Intel Agilex 7 périphériques
- fiche technique Intel Stratix 10 périphériques
- ® fiche technique de périphérique 10 GX Intel Cyclone
- fiche technique Intel Arria 10
Ressources supplémentaires
Reportez-vous à la section Présentation des guides d’utilisation suivants :
® appareils Intel Agilex 7
appareils Intel Stratix 10
- Guide de l’utilisateur de l’émetteur-récepteur Intel Stratix 10 L et H-Tile PHY
- Guide de l’utilisateur de l’émetteur-récepteur E-Tile PHY
- AN 778 – Utilisation de l’émetteur-récepteur Intel Stratix 10
Appareils Intel Cyclone 10
appareils Intel Arria 10
2. Flux de conception et intégration IP
Où puis-je trouver des informations sur l’utilisation de l’émetteur-récepteur ?
Utilisez l’outil de placement des canaux E-Tile en conjonction avec les directives de connexion des broches de la famille de Intel Stratix 10 appareils, pour planifier rapidement les placements de protocoles dans la vignette E avant de lire la documentation complète et de mettre en œuvre les conceptions dans le logiciel Intel® Quartus® Prime. L’outil de placement des canaux E-Tile basé sur Excel est complémenté d’onglets sur les instructions, les légendes, la révision et les protocoles.
Quelles recommandations de conception devrais-je prendre en compte ?
® appareils Intel Agilex 7
appareils Intel Stratix 10
Appareils Intel Cyclone 10
appareils Intel Arria 10
- Intel Arria errata de périphérique 10 GX/GT et recommandations de conception
- ® Intel Arria 10 SX device errata et recommandation de conception
Où puis-je trouver des informations sur l’intégration IP de l’émetteur-récepteur PHY ?
® appareils Intel Agilex 7
appareils Intel Stratix 10
- Guide de l’utilisateur de l’émetteur-récepteur Intel Stratix 10 L et H-Tile PHY
- Guide de l’utilisateur de l’émetteur-récepteur E-Tile PHY
Appareils Intel Cyclone 10
- Guide de l’utilisateur de l’émetteur-récepteur Intel® Cyclone® 10 GX PHY
- Directives de conception de périphériques Intel® Cyclone® 10 GX
appareils Intel Arria 10
- Guide de l’utilisateur de l’émetteur-récepteur Intel Arria 10 PHY
- AN 738 : Intel Arria 10 directives de conception de périphériques
Où puis-je trouver des informations sur le mappage de registre IP de l’émetteur-récepteur PHY ?
appareils Intel Stratix 10
Appareils Intel Cyclone 10
appareils Intel Arria 10
Directives sur les paramètres analogiques
appareils Intel Stratix 10
Appareils Intel Cyclone 10 et Intel Arria 10
Ressources supplémentaires
3. Conception de cartes et gestion de l’alimentation
- Guide de l’utilisateur® de la configuration Intel Agilex 7
- ® Directives de conception de l’intégrité des signaux d’interface série à haut débit de la famille de périphériques Intel Agilex 7
- AN 672 : Directives de conception des liaisons d’émetteur-récepteur pour la transmission de données à haut débit Gbit/s
- AN 114 : Directives de conception de cartes mères pour les packages de périphériques programmables Intel
- AN 766 : Intel® Stratix® 10 périphériques, directives de conception de la disposition de l’interface de signal à haut débit
- Considérations sur la conception de la pile de carte de circuits imprimés pour Intel® FPGAs
Consignes de connexion des broches
® appareils Intel Agilex 7
appareils Intel Stratix 10
Appareils Intel Cyclone 10
appareils Intel Arria 10
Examen schématique
® appareils Intel Agilex 7
appareils Intel Stratix 10
Appareils Intel Cyclone 10
appareils Intel Arria 10
Gestion de l’alimentation
- Guide de® l’utilisateur de Intel Agilex 7 Power Management : séries F et I
- Estimateur de puissance précoce (EPE) et analyseur de puissance
- AN 692 : considérations de séquençage de l’alimentation pour les périphériques Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10 et Intel Agilex® 7
- AN 750 : utilisez l’outil PDN Altera pour optimiser la conception de votre réseau de distribution d’énergie
- Guide de l’utilisateur de l’outil PDN (Device-Specific Power Deliver Network) 2.0
Modèles et outils de simulation
Le Intel® Advanced Link Analyzer est un outil d’analyse de pointe de la liaison jitter/bruit qui vous permet d’évaluer rapidement et facilement les performances des liaisons série à haut débit. Il s’agit d’un outil de pré-conception idéal qui vous aide à comprendre comment Intel FPGA solutions peuvent répondre aux exigences de votre système. Il s’agit également d’un outil efficace pour l’assistance post-conception afin de faciliter le débogage et la validation.
Modèles
Guides de l’utilisateur du kit de développement
® appareils Intel Agilex 7
- Guide de l’utilisateur du® kit de développement FPGA Intel Agilex série 7 F
- Guide de® l’utilisateur du kit de développement de l’émetteur-récepteur-SoC Intel Agilex série 7 F
appareils Intel Stratix 10
- Guide de l’utilisateur du kit de développement Intel Stratix 10
- Guide de l’utilisateur du kit de développement de signal d’émetteur-récepteur Intel Stratix10 GX
appareils Intel Arria 10
4. Interopérabilité et tests de normes
Applications
- ® Intel Agilex 7 Guide de l’utilisateur des E/S d’usage général : séries F et I
- AN 835 : PAM4 signalant les principes fondamentaux
- AN 846 : correction d’erreur Intel Stratix 10 à l’avenir
Modèles
5. Exemples de conception et conceptions de référence
Exemples de conception et conceptions de référence
® appareils Intel Agilex 7
- Conceptions de démonstration de l’émetteur-récepteur haut débit - Intel Agilex® 7 appareils série I avec F-Tile
- Conceptions de démonstration de l’émetteur-récepteur haut débit - Intel Agilex® 7 périphériques série F (E-Tile)
appareils Intel Stratix 10
- Conceptions de démonstration de l’émetteur-récepteur haut débit - Stratix série 10 TX
- Conceptions de démonstration de l’émetteur-récepteur haut débit - Stratix série 10 GX
Appareils Intel Cyclone 10
appareils Intel Arria 10
- Térasic DE10 avancé avec Intel Arria carte mère 10 SoC
- Kit de développement instantané QUE L’ONSS avec Intel Arria carte mère SoM 10 FPGA
- Exemples de conception de l’émetteur-récepteur Intel Arria 10 (communauté Intel)
- Exemples de conception de base de l’émetteur-récepteur Intel Arria 10 (communauté Intel)
- Conceptions de démonstration de l’émetteur-récepteur haut débit - Intel Arria série 10
6. Cours et vidéos de formation
Cours de formation recommandés
Titre |
Type |
Description |
---|---|---|
Notions de base de l’émetteur-récepteur pour les appareils 20 nm et 28 nm |
Online |
Découvrez les composants de base se trouvant en émetteurs-récepteurs FPGA 20 et 28 nm utilisés pour prendre en charge toute une série de protocoles haut débit. |
Online |
Découvrez les composants de base se trouvant dans Intel Stratix 10 FPGA émetteurs-récepteurs utilisés pour prendre en charge toute une série de protocoles haut débit. |
|
Kit d’outils d’émetteur-récepteur pour Intel Arria 10 appareils |
Online |
Apprenez à déboguer et régler dynamiquement les paramètres analogiques de vos émetteurs-récepteurs Intel Arria 10 et Intel Cyclone 10 FPGA. |
Conditionnement de signal avancé pour émetteurs-récepteurs Intel Arria 10 FPGA |
Online |
Découvrez les capacités analogiques des émetteurs-récepteurs Intel Arria 10 FPGA et comment les utiliser pour améliorer les performances de la liaison. |
Construire une couche PHY d’émetteur-récepteur 10 génération |
Online |
Découvrez comment construire une implémentation personnalisée pour les émetteurs-récepteurs à l’aide des blocs IP Intel Arria 10 et Intel Cyclone 10 FPGA d’émetteurs-récepteurs. |
Construire une couche PHY d’émetteur-récepteur Intel Stratix 10 FPGA |
Online |
Découvrez comment définir les trois ressources qui constituent une solution couche PHY de l’émetteur-récepteur Intel Stratix 10 FPGA, à savoir, le PHY de l’émetteur-récepteur, le contrôleur PLL de l’émetteur-récepteur et le contrôleur de réinitialisation de l’émetteur-récepteur. |
Online |
Découvrez les ressources d’horloge se trouvant dans les blocs d’émetteur-récepteur Intel Arria 10 et Intel Cyclone 10 FPGA. |
Titre |
Description |
---|---|
Comment reconfigurer dynamiquement les paramètres analogiques PMA pour Intel Cyclone 10 GX |
Découvrez l’implémentation de Intel Cyclone paramètres analogiques PMA PHY 10 GX FPGA natif à l’aide du flux de reconfiguration direct. |
Découvrez comment réaliser une simulation fonctionnelle de reconfiguration dynamique de l’émetteur-récepteur grâce à Intel Cyclone commutation à 10 GX FPGA circuit à phase fractionnelle verrouillée (PLL) et à la reconfiguration du canal en utilisant la méthode d’écriture directe. |
|
Découvrez comment réaliser la simulation fonctionnelle avec Intel Cyclone commutation PLL 10 GX 10 G FPGA X native PHY ATX, la reconfiguration des canaux avec un streamer embarqué et le recalibrage des canaux. |
|
Découvrez comment effectuer une reconfiguration dynamique pour commuter les refclks de récupération de données d’horloge (CDR) avec un streamer embarqué et plusieurs profils de reconfiguration dans le périphérique Intel Arria 10. |
|
Découvrez comment configurer deux périphériques testés (DUT), lancer des kits d’outils d’émetteur-récepteur (XCVR), effectuer une interface puce à puce et trouver les paramètres analogiques adaptés. |
|
Découvrez comment reconfigurer dynamiquement des LP émetteurs (TX) pour l’émetteur-récepteur Intel Arria 10 FPGA à l’aide d’un streamer embarqué. |
Vidéos rapides Intel® FPGA
Titre |
Description |
---|---|
Configuration d’un appareil Intel Arria 10 d’un émetteur-récepteur Simplex |
Regardez cette vidéo pour apprendre comment placer un Intel Arria émetteur-récepteur 10 appareils simplex avec une reconfiguration dynamique sur le même canal d’émetteur-récepteur physique. |
Reconfiguration dynamique d’un émetteur-récepteur Intel Arria 10 appareils |
Regardez cette vidéo pour apprendre comment effectuer des changements de débit de données à l’aide de la commutation de la boucle PLL (transmission, phase locked loop) (TX) et du streamer embarqué dans Intel Arria 10 périphériques. |
Comment utiliser le kit d’outils d’émetteur-récepteur Partie 1 |
Regardez cette vidéo en quatre parties pour apprendre comment utiliser l’application du kit d’outils de l’émetteur-récepteur, démontrée sur un kit de développement Intel Arria 10 FPGA. Cette vidéo explique comment obtenir les paramètres PMA (Physical Medium Attachment) optimaux de l’émetteur-récepteur. |
Comment utiliser le kit d’outils d’émetteur-récepteur Partie 2 |
Regardez cette vidéo en quatre parties pour apprendre comment utiliser l’application du kit d’outils de l’émetteur-récepteur, démontrée sur un kit de développement Intel Arria 10 FPGA. Cette vidéo explique comment obtenir les paramètres PMA optimaux de l’émetteur-récepteur. |
Comment utiliser le kit d’outils d’émetteur-récepteur Partie 3 |
Regardez cette vidéo en quatre parties pour apprendre comment utiliser l’application du kit d’outils de l’émetteur-récepteur, démontrée sur un kit de développement Intel Arria 10 FPGA. Cette vidéo explique comment obtenir les paramètres PMA optimaux de l’émetteur-récepteur. |
Comment utiliser le kit d’outils d’émetteur-récepteur Partie 4 |
Regardez cette vidéo en quatre parties pour apprendre comment utiliser l’application du kit d’outils de l’émetteur-récepteur, démontrée sur un kit de développement Intel Arria 10 FPGA. Cette vidéo explique comment obtenir les paramètres PMA optimaux de l’émetteur-récepteur. |
Émetteurs-récepteurs Intel Arria 10 : principes de base de la pré-accent |
Découvrez les bases de la fonction pré-accent de l’émetteur-récepteur Intel Arria 10. Comparez les formes d’ondes simulées aux mesures de silicium. |
Effectuer une reconfiguration dynamique pour l’émetteur-récepteur Intel Arria 10 appareils |
Regardez cette vidéo pour apprendre comment effectuer des changements de taux de données à l’aide de la commutation TX PLL avec le streamer embarqué dans Intel Arria 10 périphériques. |
Reconfigurez les émetteurs-récepteurs de périphériques Intel Arria 10 à l’aide de Streamer embarqué |
Regardez cette vidéo pour apprendre comment effectuer une reconfiguration dynamique avec le PCS standard de l’émetteur-récepteur Intel Arria 10 appareils à l’aide du streamer embarqué. |
Regardez cette vidéo pour apprendre comment réaliser une simulation d’intégrité des signaux avec le modèle Intel Arria 10 émetteur-récepteur IBIS-AMI dans le Intel® Advanced Link Analyzer. De plus, cette vidéo couvre la création de rapports de schémas de l’œil. |
7. Débogage
Outils
Outil de débogage de l’émetteur-récepteur Intel Stratix 10 Device E-Tile
L’outil de débogage se compose de deux sous-outils
- L’outil d’état vous permet de lire et de réinitialiser les paramètres PMA et de le connecter dans un fichier. Il vous permet également d’effectuer le flux d’adaptation (boucnchement interne/externe, adaptation initiale), la lecture et la réinitialisation des erreurs de bits.
- L’outil de réglage vous permet de régler l’émetteur-récepteur avec des configurations de paramètres PMA de ligne de base pour 10 Gbit/28 Gbit/56 Gbit/s et, avec des paramètres personnalisés, il vous permet de balayer les paramètres PMA et de le journaliser dans un fichier. Utilisez cet outil pour analyser l’état des canaux de l’émetteur-récepteur dans votre Intel Stratix 10 Périphérique E-Tile.
Outil de débogage PHY de l’émetteur-récepteur Intel Stratix 10 L-Tile/H-Tile
Cet outil de débogage se compose de quatre sous-outils :
- L’outil de tension vous permet de mesurer la tension au nœud d’échantillonnage de données du récepteur et au nœud émetteur
- L’outil Channel Status (État des canaux) vous permet de vérifier l’état bloqué aux données de récupération des données d’horloge du récepteur (CDR), l’état d’étalonnage, l’état du boucillage et l’état du générateur/cocheur PRBS
- L’outil d’état de l’adaptation vous permet de vérifier les bits enregistrés d’adaptation configurés par rapport aux paramètres des bits dorés - Les bits d’or sont les paramètres de bit recommandés pour un registre donné
- L’outil de débogage de l’œil vous permet de mesurer la hauteur de l’œil et/ou la largeur de l’œil
Utilisez cet outil pour analyser l’état des canaux de l’émetteur-récepteur dans votre Intel Stratix périphérique 10 L-Tile/H-Tile
Émetteur-récepteur Intel Arria 10 - Analyseur d’arbres de panne
Cet analyseur interactif de pannes fournit des lignes directrices sur le dépannage des problèmes que vous pouvez rencontrer lors de l’utilisation de Intel Arria 10 Device Transceiver PHY. L’analyseur se compose de trois sections :
- Débogage PHY natif
- Débogage link tuning
- Débogage dynamique de la reconfiguration
Utilisez cet analyseur d’arbre de panne pour vous aider à résoudre les problèmes de PHY de l’émetteur-récepteur et mettre votre conception de la manière la plus efficace possible. Utilisez-le ainsi que l’outil de débogage PHY de l’émetteur-récepteur Intel Arria 10 périphériques
Outil de débogage PHY de l’émetteur-récepteur Intel Arria 10
Cet outil de débogage se compose des quatre mêmes sous-outils que la version Intel Stratix 10 :
- L’outil de tension vous permet de mesurer la tension au nœud d’échantillonnage de données du récepteur et au nœud émetteur
- L’outil Channel Status (État des canaux) vous permet de vérifier l’état bloqué aux données de récupération des données d’horloge du récepteur (CDR), l’état d’étalonnage, l’état du boucillage et l’état du générateur/cocheur PRBS
- L’outil d’état de l’adaptation vous permet de vérifier les bits enregistrés d’adaptation configurés par rapport aux paramètres des bits dorés - Les bits d’or sont les paramètres de bit recommandés pour un registre donné
- L’outil de débogage de l’œil vous permet de mesurer la hauteur de l’œil et/ou la largeur de l’œil
Utilisez cet outil pour analyser l’état de santé des canaux de l’émetteur-récepteur dans votre appareil Intel Arria 10.
Notes de version sur le cœur de la propriété intellectuelle (PI)
Intel® Quartus® notes de version de Prime Design Suite (remarque : les notes de version IP de l’émetteur-récepteur Native PHY se trouvent maintenant dans Intel® Quartus® notes de version de Prime Design Suite)
périphérique Intel FPGA Errata
appareils Intel Stratix 10
- périphérique de production L-Tile Intel Stratix 10 GX errata
- périphérique de production Intel Stratix 10 SX errata
Appareils Intel Cyclone 10
appareils Intel Arria 10
- Intel Arria errata de périphérique 10 GX/GT et recommandations de conception
- errata et recommandations de conception du périphérique Intel Arria 10 SX
Guides de l’utilisateur
Reportez-vous au chapitre sur les fonctions de débogage dans les guides de l’utilisateur suivants :
® appareils Intel Agilex 7
appareils Intel Stratix 10
- Guide de l’utilisateur de l’émetteur-récepteur Intel Stratix 10 L et H-Tile PHY
- Guide de l’utilisateur de l’émetteur-récepteur E-Tile PHY
Appareils Intel Cyclone 10
appareils Intel Arria 10
Solution de base de connaissances
Guide de cartographie des registres des émetteurs-récepteurs
appareils Intel Stratix 10
Appareils Intel Cyclone 10
appareils Intel Arria 10
Ressources supplémentaires
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.