Cet article contient des informations sur le cache L3 d’un processeur évolutif Intel® Xeon® et pourquoi la valeur est supérieure à celle du cache L1.
Il existe une différence de mémoire cache entre les Intel® Xeon® E5 et les Intel® Xeon® processeurs évolutifs.
Une hiérarchie de cache différente est attendue. La hiérarchie de cache a été modifiée dans l’architecture des nouvelles familles Intel® Xeon® processeurs évolutifs.
Quelles sont les modifications de la hiérarchie de cache ?
Dans les architectures précédentes (telles que la Intel® Xeon® processeur E5 v4) :
- Le cache de milieu de niveau (MLC ou également appelé L2) était de 256 Ko par cœur.
- Le cache de dernier niveau (également appelé L3) était une mémoire cache partagée avec 2,5 Mo par cœur.
Dans l’architecture de la famille de processeurs Intel® Xeon® Scalable, la hiérarchie de cache a changé pour fournir une plus grande MLC de 1 Mo par cœur et un plus petit partage non inclusif de 1,375 Mo LLC par cœur. Une MLC plus grande augmente la fréquence de traitement dans le MLC, ce qui réduit la latence de la mémoire efficace et réduit la demande sur l’interconnexion maillée et LLC. Le passage à une mémoire cache non incluse pour le LLC permet d’utiliser plus efficacement la mémoire cache globale de la puce par rapport à une mémoire cache incluse.
Pour plus d’informations, consultez la section Changements de la hiérarchie de cache de la Intel® Xeon® de la famille de processeurs évolutifs présentation technique.
