Pourquoi l’interface Bursting Avalon -MM Master (BAM) de l’interface Avalon-MM Intel® Stratix® 10 Hard IP pour PCI* Express et Intel P-Tile Avalon® -MM IP pour PCI* Express possède-t-elle une adresse incorrecte ?

En raison d’un problème dans la version 19.3 du logiciel Intel® Quartus® Prime Pro Edition, lorsque l’IP de mappée de mémoire Avalon® (Avalon-MM) d’Intel® P-Tile/H-Tile est configurée avec plusieurs BAR de taille différente, l’adresse supérieure BAM n’est pas correctement masquée en fonction de la taille du BAR. Si le système n’a pas aligné l’adresse physique BARs à la taille BAR la plus élevée, le champ d’adresses de la taille du côté utilisateur sera incorrect.

Par exemple pour BAR0 : 64 Ko et BAR2 : 1 Mo, le système attribue l’adresse physique suivante :

F021000 pour BAR0

F020000 pour BAR2

L’adresse BAM est 20 bits

Lorsque le système émet des problèmes de 0x800 de décalage BAR0 en écriture ou en lecture, l’interface BAM adressera l’adresse de sortie 0x10800 au lieu de 0x00800

Pour contourner ce problème pour la version 19.3 et 19.4 du logiciel Intel® Quartus® Prime Pro Edition, l’application peut implémenter en externe le masquage d’adresse en utilisant un conduit BAM BAR (bam_bar_o) et une taille BAR.

Par exemple :

assigner bam_address_fix = (bam_bar_o== 3'b000) ? {4'b0, bam_address_o [15:0]} : bam_address_o ;

Ce problème est résolu dans la version 20.1 du logiciel Intel® Quartus® Prime Pro Edition.