Vous pouvez voir le message d’avertissement critique ci-dessus ou similaire dans Intel® Quartus® versions 19.3 du logiciel Prime Pro Edition et versions antérieures lors de la compilation d’une conception ciblant un périphérique de classe industrielle Intel® Stratix® 10 qui instances le Intel FPGA IP JESD204B ou le Intel FPGA IP JESD204C. Cela s’explique par le fait que ces IP n’utilisent que deux registres dans une chaîne de synchronisation qui pourraient avoir un temps moyen dangereux entre une défaillance (MTBF) lorsqu’il s’agit d’un transfert asynchrone. La longueur de la chaîne de synchronisation de métastabilityé recommandée pour Intel® Stratix® 10 périphériques est de trois.
Ce problème devrait être résolu dans une version ultérieure du logiciel Intel® Quartus® Prime Pro Edition.