Les Arria® V et Cyclone® SoC V UART ne offrent pas la flexibilité nécessaire pour forcer la parité. Par conséquent, le bit 5 de la documentation du registre lcr UART est grisé comme réservé.
Intel n’a aucun plan pour prendre en charge cette fonctionnalité pour la famille d’appareils Cyclone V SoC, mais elle est disponible le Intel® Arria® 10 FPGAs.