ID de l'article: 000073810 Type de contenu: Dépannage Dernière révision: 01/11/2013

Caractéristiques techniques actualisées de la fréquence maximale EMIF

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits DDR2 et DDR3.

    Interfaces DDR2 et DDR3 sur Arria V GX/GT/SoC ou Cyclone V et les périphériques SoC peuvent rencontrer des problèmes pour parvenir à la fermeture du timing à certaines fréquences maximales.

    Résolution

    La solution à ce problème est d’appliquer le solution pour votre configuration, comme décrit ci-dessous. (L’indiqué les performances s’appliquent uniquement aux topologies de composants ; Configurations DIMM DDR2 ne sont pas affectées et les configurations DIMM DDR3 ne sont pas prises en charge.)

    Spécification de fréquence maximale EMIF DDR2 SDRAM Mise à jour pour Arria périphériques V GX/GT/SoC ou Cyclone V et SoC

    • Pour Arria V GX, -C5 speed device interfaçage avec un composant DDR2 SDRAM avec 2 puces sélectionnées à l’aide contrôleur mémoire dure à 350 MHz : Mettez à niveau le composant DDR2 SDRAM 400 MHz vers un composant SDRAM DDR2 de 533 MHz pour atteindre une fréquence d’interface de 333 MHz.
    • Pour Arria V GX, interfaçage de périphérique de classe -C5 avec un composant SDRAM DDR2 avec une puce à sélectionner en utilisant de la mémoire dure contrôleur à 400 MHz : Mettez à niveau le composant DDR2 SDRAM 400 MHz vers un composant SDRAM DDR2 de 533 MHz pour atteindre la fréquence maximale spécifiée. * Si vous rencontrez un échec de synchronisation avec cette configuration dans la version 13.0 SP1 DP5, soumettez une demande de service à Altera. Cette spécification est pris en charge dans la version 13.1.
    • Pour Arria V GX/GT, -I5 speed grade device interfaçage avec un composant SDRAM DDR2 avec une puce à sélectionner en utilisant de la mémoire dure contrôleur à 400 MHz : Mettez à niveau le composant DDR2 SDRAM 400 MHz vers un composant SDRAM DDR2 de 533 MHz pour atteindre la fréquence maximale spécifiée. * Si vous rencontrez un échec de synchronisation avec cette configuration dans la version 13.0 SP1 DP5, soumettez une demande de service à Altera. Cette spécification est pris en charge dans la version 13.1.

    Spécifications de fréquence maximale EMIF DDR3/DDR3L SDRAM Mise à jour pour Arria V GX/GT/SoC ou les périphériques Cyclone V et SoC

    • Pour Cyclone V SoC (SE/SX), -A7 vitesse périphérique de classe interfacé avec un composant DDR3 ou DDR3L SDRAM, avec 1 puce sélectionnée à l’aide d’un contrôleur mémoire dure HPS à 400 MHz : Mettez à niveau le composant DDR3 SDRAM 533 MHz vers un composant SDRAM DDR3 à 667 MHz pour atteindre la fréquence maximale spécifiée. * Si vous rencontrez un échec de synchronisation avec cette configuration dans la version 13.0 SP1 DP5, soumettez une demande de service à Altera. Cette spécification est pris en charge dans la version 13.1.
    • Pour Cyclone V GX/E, interfaçage de périphérique de classe -C6 avec un composant DDR3 ou DDR3L SDRAM, avec 2 puces sélectionnées en utilisant contrôleur mémoire dure à 400 MHz : Mettez à niveau le composant DDR3 SDRAM 533 MHz vers un composant SDRAM DDR3 à 667 MHz pour atteindre la fréquence maximale spécifiée.
    • Pour Cyclone SoC V (SE/SX/ST), -I7 speed grade appareil interfacé avec un composant DDR3 ou DDR3L SDRAM, avec 1 sélection de puce à l’aide d’un contrôleur mémoire dure HPS à 400 MHz : Mettez à niveau le composant DDR3 SDRAM 533 MHz vers un composant SDRAM DDR3 à 667 MHz pour atteindre la fréquence maximale spécifiée.
    • Pour Arria V GX/GT, interfaçage de périphérique de classe -I3 avec un composant DDR3 ou DDR3L SDRAM, avec 1 puce sélectionnée en utilisant dur contrôleur mémoire à 533 MHz : Mettez à niveau le composant DDR3 SDRAM 533 MHz vers un composant SDRAM DDR3 à 667 MHz pour atteindre la fréquence maximale spécifiée.
    • Pour Arria V GX, interfaçage de périphérique de classe -C4 avec un composant DDR3 ou DDR3L SDRAM, avec 1 puce sélectionnée en utilisant dur contrôleur mémoire à 533 MHz : Mettez à niveau le composant DDR3 SDRAM 533 MHz vers un composant SDRAM DDR3 à 667 MHz pour atteindre la fréquence maximale spécifiée.
    • Pour Arria V GX, interfaçage de périphérique de classe C5 avec un composant DDR3 ou DDR3L SDRAM, avec une puce sélectionnée en utilisant l’une ou l’autre contrôleurs mémoire doux ou durs à 533 MHz : Mettez à niveau le composant DDR3 SDRAM 533 MHz vers un composant SDRAM DDR3 à 667 MHz pour atteindre la fréquence maximale spécifiée et éviter d’exécuter la mémoire interface à 425-449 MHz.
    • Pour Arria V GX/GT, interfaçage de périphérique de classe I5 avec un composant DDR3 ou DDR3L SDRAM, avec une puce sélectionnée en utilisant l’une ou l’autre contrôleurs mémoire doux ou durs à 533 MHz : Mettez à niveau le composant DDR3 SDRAM 533 MHz vers un composant SDRAM DDR3 à 667 MHz pour atteindre la fréquence maximale spécifiée et éviter d’exécuter la mémoire interface à 420-449 MHz.

    Ce problème ne sera pas résolu.

    Les solutions pour les spécifications de fréquence maximale ont été mis à jour dans l’Estimateur de spécifications d’interface de mémoire externe.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Cyclone® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.