ID de l'article: 000073821 Type de contenu: Messages d'erreur Dernière révision: 11/03/2013

Erreur (272006) : le addressstall_a de port est connecté dans la mégafunction ALTDPRAM - Bloc MLAB pour la famille de périphériques Stratix V de la mégafunction ALTDPRAM ne peut pas utiliser le signal wraddrstall

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que le logiciel Quartus® II génère cette erreur lors de la compilation d’une conception ciblant un périphérique Stratix® V. Ce problème peut survenir si votre conception contient une mégafunction de mémoire générée avec l’éditeur de paramètres dans les versions 12.0 SP1 et antérieures du logiciel Quartus II. L’erreur se produit si la mémoire a connecté le wr_addressstall port et est implémentée à l’aide des ressources MLAB.

    Résolution

    Pour contourner ce problème, changez le type de mémoire sur M20K ou désactivez le wr_addressstall port de l’éditeur de paramètres.

    Ce problème est résolu à partir de la version 14.0 du logiciel Quartus® II, dans laquelle le wr_addressstall port peut être utilisé avec Stratix blocs de mémoire V MLAB, mais uniquement lorsque l’option Lecture pendant l’écriture est réglée sur le contenu de la mémoire ancienne.

    Produits associés

    Cet article concerne 4 produits

    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.