ID de l'article: 000074001 Type de contenu: Dépannage Dernière révision: 13/09/2018

Pourquoi devrais-je constater des temps de conservation et des violations de synchronisation lors de l’activation de registres de pipeline rapides dans l’IP PHY E-Tile Native PHY du périphérique Intel® Stratix® 10 TX lors de l’utilisation d...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un bogue dans le logiciel Intel Quartus Prime 18.1, il est possible que vous voyiez des temps de conservation, des violations de synchronisation lors de l’activation de registres de pipeline rapides dans le périphérique Intel Stratix 10 TX IP E-Tile Native PHY lors de l’utilisation du logiciel Intel Quartus Prime version 18.1.

Résolution

Pour contourner ce problème et respecter le timing, vous pouvez désactiver les registres de pipeline rapides dans l’IP PHY E-Tile Native Intel Stratix 10 TX ou effectuer un balayage de graines.

Ce problème sera résolu dans une version ultérieure du logiciel Intel Quartus Prime.

Produits associés

Cet article concerne 1 produits

FPGA Intel® Stratix® 10 TX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.