Identifiant de l'article: 000074004 Type de contenu: Dépannage Dernière révision :: 07/04/2016

Pourquoi flashsm_reset est-elle signalée comme une horloge non contrainte dans l’IP PFL ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Pilote de logiciel parallèle Fast Passive MicroBlaster™
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’une limitation du logiciel Quartus® Prime, il est possible que vous voyiez flashsm_reset signalé comme une horloge non contrainte. Cela se produit lorsque vous instantiez l’IP PFL (Parallel Flash Loader) dans un périphérique MAX® 10.

    Solution

    Flashsm_reset n’est pas une horloge, il est donc sûr d’ignorer cet avertissement.

    Ce problème a été résolu dans Intel® Quartus® version 19.1 du logiciel

    Produits associés

    Cet article concerne 1 Produits

    FPGA Intel® MAX® 10

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.