ID de l'article: 000074182 Type de contenu: Dépannage Dernière révision: 10/10/2019

Quel est l’état des E/S à usage général (GPIO) après le chargement de l’image périphérique lorsque la configuration via le protocole (CvP) est utilisée dans Intel® Stratix® périphériques 10 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans Intel® Stratix® périphériques 10, lorsque la configuration via le protocole (CvP) est utilisée, l’état des E/S à usage général (GPIO) est tri-indiqué avec une faible pull-up après la réinitialisation sous tension (POR) et jusqu’à ce que l’image de base soit chargée. Une fois l’image de base chargée, l’état des GPIO sera conforme à la conception chargée.

    Résolution

    Ces informations sont disponibles à partir de la version 19-3 du guide de l’utilisateur de la mise en œuvre de la configuration via le protocole (CvP) du Intel® Stratix® 10.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.