Lorsque vous générez un contrôleur RLDRAM II à l’aide d’un séquenceur basé sur Nios II, megawizard™ génère le module IP de haut niveau avec le signal large de 2 bits reserved_mem_reserved_pins_for_dk_group
.
Ce signal ne sert à rien de fonctionnel, mais est nécessaire pour permettre l’affectation des broches dk à un groupe DQ. Dans l’instantiation du séquenceur basé sur Nios II, les broches dk doivent exister dans un groupe DQ afin d’accéder au matériel nécessaire pour l’étalonnage.
Vous devez apporter le reserved_mem_reserved_pins_for_dk_group
signal up to the top level and connect it to a DQ pin in a x4 DQS group but there is no need to connect it to anything external to the FPGA as these pins serve no purpose.
reserved_mem_reserved_pins_for_dk_group
Quartus® II version 11.1.