ID de l'article: 000074193 Type de contenu: Dépannage Dernière révision: 25/02/2015

Dans Qsys, pourquoi les noms d’horloge TSE (Triple Speed Ethernet) pour Intel® Arria® 10 ne sont-ils pas décrits dans le Guide de l’utilisateur ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le Guide de l’utilisateur de TSE décrit les noms d’horloge utilisés dans le flux du catalogue IP des appareils publiés avant Intel® Arria® 10.

     

     

    Résolution

    Les noms d’horloge Qsys suivants sont équivalents aux noms d’horloge documentés :

    control_port_clock_connection =lk
    receive_clock_connection = ff_rx_clk
    transmit_clock_connection = ff_tx_clk
    pcs_ref_clk_clock_connection = ref_clk
    tx_serial_clk = s’agit du TXPLL externe
    rx_cdr_refclk = ref_clk

    Dans Intel® Arria® 10, la PLL TX est externe à l’IP TSE et doit être générée manuellement et connectée par l’utilisateur RTL. Vous devez configurer l’émetteur-récepteur INTEL® ARRIA®10 ATX PLL avec une fréquence d’horloge de sortie de 1 250 MHz.

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA SoC Intel® Arria® 10 GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.