Le Guide de l’utilisateur de TSE décrit les noms d’horloge utilisés dans le flux du catalogue IP des appareils publiés avant Intel® Arria® 10.
Les noms d’horloge Qsys suivants sont équivalents aux noms d’horloge documentés :
control_port_clock_connection =lk
receive_clock_connection = ff_rx_clk
transmit_clock_connection = ff_tx_clk
pcs_ref_clk_clock_connection = ref_clk
tx_serial_clk = s’agit du TXPLL externe
rx_cdr_refclk = ref_clk
Dans Intel® Arria® 10, la PLL TX est externe à l’IP TSE et doit être générée manuellement et connectée par l’utilisateur RTL. Vous devez configurer l’émetteur-récepteur INTEL® ARRIA®10 ATX PLL avec une fréquence d’horloge de sortie de 1 250 MHz.