En raison d’un problème dans Intel® Quartus® version 20.3 du logiciel Prime Pro Edition et versions antérieures, la fréquence d’horloge de configuration active série (AS_CLK) est modifiée de manière inattendue pour atteindre 25 MHz si la commande QSPI_SET_CS est utilisée lorsque la Intel® FPGA IP client de la boîte aux lettres ou la boîte aux lettres Flash client série Intel® FPGA IP accède à un périphérique de mémoire Flash lorsqu’il utilise Intel® Stratix® 10 périphériques.
AS_CLK fréquence peut être spécifiée par le menu Source active de l’horloge série dans la catégorie Configuration de la boîte de dialogue Options de périphérique et broches. Ce paramètre doit être appliqué à AS_CLK fréquence pour non seulement la configuration active de série, mais également pour le fonctionnement de ces IP, mais une fois que la commande QSPI_SET_CS est utilisée, AS_CLK fréquence est incorrectement modifiée pour passer à 25 MHz. Il n’est pas possible de rétablir AS_CLK fréquence de fréquence spécifiée dans le menu Source d’horloge Série active.
Pour éviter ce problème, n’utilisez pas QSPI_SET_CS commande.
Bien que le Guide de l’utilisateur de la boîte aux lettres du client Intel® FPGA IP client et le Guide de l’utilisateur de la boîte aux lettres flash Intel® FPGA IP indiquent d’utiliser la commande QSPI_SET_CS avant l’une des opérations SPI quad, il n’est pas nécessaire lorsqu’un seul périphérique Flash est connecté à un périphérique Intel Stratix 10 et que la puce select du périphérique flash est connectée à nCS[0] du périphérique Intel Stratix 10.
Il n’y a pas de solution de contournement lorsque plusieurs périphériques Flash sont connectés et QSPI_SET_CS commande est nécessaire pour sélectionner un de ces périphériques Flash.
Ce problème est résolu à partir de la version 21.1 du logiciel Intel® Quartus® Prime Pro Edition.