ID de l'article: 000074334 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi « bit de capacité de masquage dans le registre de l’état du contrôle MSI de configuration PCIe » renvoie-t-il une valeur incorrecte de « 1 » ?

Environnement

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Le bit « capacité de masquage » du registre de l’état du contrôle MSI de configuration PCIe devrait renvoyer une valeur de « 0 », car il est câblé à la terre.  Dans la simulation, il retourne une valeur incorrecte de « 1 » en raison d’un bogue du logiciel Quartus® II 9.0 SP2.  La solution de contournement consiste à utiliser le logiciel Quartus II 9.1.

    Vous pouvez vous référer au tableau 5-12 dans Guide de l’utilisateur du compilateur PCI Express (PDF) pour plus d’informations sur le bit de capacité du masque.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® II GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.