ID de l'article: 000074339 Type de contenu: Dépannage Dernière révision: 15/05/2013

Pourquoi le contrôleur HMC DDR3 avec plusieurs ports MPFE est-il suspendu en simulation avec ModelSim ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les conceptions de contrôleur de mémoire dure DDR3 (HMC) possédant deux ports MPFE ou plus activés peuvent connaître une condition de verrouillage sur le bus Avalon lors d’une simulation avec ModelSim® 10.1b ou une version antérieure. Cela s’explique par le fait que le signal avl_ready de chaque port MPFE s’affichera faiblement et restera faible à jamais, entraînant la suspension de la simulation.

     

     

    Résolution

    Ce problème a été résolu dans Intel® Quartus® version 13.0 du logiciel Prime Edition.

    Produits associés

    Cet article concerne 11 produits

    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.