Les conceptions de contrôleur de mémoire dure DDR3 (HMC) possédant deux ports MPFE ou plus activés peuvent connaître une condition de verrouillage sur le bus Avalon lors d’une simulation avec ModelSim® 10.1b ou une version antérieure. Cela s’explique par le fait que le signal avl_ready de chaque port MPFE s’affichera faiblement et restera faible à jamais, entraînant la suspension de la simulation.
Ce problème a été résolu dans Intel® Quartus® version 13.0 du logiciel Prime Edition.