ID de l'article: 000074505 Type de contenu: Dépannage Dernière révision: 11/10/2019

Pourquoi une opération de reconfiguration dynamique échoue-t-elle lors de l’utilisation d’Intel® Stratix 10 fPLL FPGA IP configurée en mode Core ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans Intel® Quartus® version 19.3 du logiciel Prime Pro Edition et versions antérieures, lorsque vous ciblez un périphérique FPGA 10 L Intel Stratix® ou À vignette H, vous verrez l’onglet Reconfiguration dynamique dans l’éditeur IP lors de la configuration de l’IP Intel Stratix 10 fPLL FPGA IP en mode Core.

    Cependant, la fonctionnalité de reconfiguration dynamique n’est pas prise en charge pour l’IP Intel Stratix 10 fPLL FPGA lorsqu’elle est configurée en mode Core.

    Résolution

    Pour contourner ce problème, si la fonction de reconfiguration dynamique est requise par votre conception, ne configurez pas l’IP Intel® Stratix® 10 fPLL FPGA en mode Core, le cas échéant.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.