ID de l'article: 000074536 Type de contenu: Dépannage Dernière révision: 10/05/2017

Pourquoi l’erreur du fitter « Ne peut pas placer plusieurs broches affectées à l’emplacement des broches PIN » pour le signal de données AVSTx8 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison du mode Avalon-ST x8 utilise la SDM_IO banque, qui est dédiée E/S pour le signal de configuration, AVSTx8 ne peut pas placer sur les broches userI/O.

    Dans le guide de connexion des broches Intel Stratix10® page7, tableau 3. le mode Avalon-ST x8 utilise les broches SDM_IO. SDM IO bank est un E/S dédié pour le signal de configuration, ne peut pas localiser les E/S de l’utilisateur.

    /content/dam/support/us/en/programmable/kdb/pdfs/literature/dp/stratix-10/pcg-01020.pdf

    dans le guide de l’utilisateur stratix10 configuraition page12, tableau4, il a dit que les signaux avstx8 sont dédiés, ne peut pas utiliser io utilisateur double usage.

    /content/dam/support/us/en/programmable/kdb/pdfs/literature/hb/stratix-10/ug-s10-config.pdf

    seules les broches de configuration à deux usages peuvent utiliser l’utilisateur en tant qu’e/s utilisateur pendant le mode utilisateur. il décrit dans la note 15. données avst, avst-valid et avst-clk.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.