ID de l'article: 000074567 Type de contenu: Dépannage Dernière révision: 19/03/2019

Existe-t-il un problème connu concernant la façon dont le logiciel Intel® Quartus® Prime Pro implémente les E/S différentielles SSTL et HSTL dans Intel Stratix® 10 périphériques ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, en raison d’un problème dans les versions 17.0 ou ultérieures du logiciel Prime Pro Intel® Quartus®, les entrées SSTL et HSTL différentielles peuvent ne pas échantillonner le signal d’entrée lorsqu’elles sont implémentées sur des E/S bidirectionnelles dans Intel Stratix® 10 appareils si la broche VREF correspondante n’est pas connectée à une référence de tension. Les entrées SSTL et HSTL différentielles ne doivent pas nécessiter de VREF.

    Résolution

    Ce problème devrait être résolu dans une version ultérieure du logiciel Intel Quartus Prime Pro.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.