Identifiant de l'article: 000074643 Type de contenu: Dépannage Dernière révision :: 05/31/2016

Pourquoi est-ce que je rencontre un problème d’efficacité lors de l’utilisation des contrôleurs mémoire dure Arria® V et Cyclone® V dont le suivi DQS est activé ?

Environnement

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Lite Edition
  • FPGA Intel® IP UniPHY avec contrôleur LPDDR2 SDRAM
  • FPGA Intel® IP UniPHY avec contrôleur DDR2 SDRAM
  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Arria® conceptions V et Cyclone® V DDR2, DDR3/3L et/ou LPDDR2 avec suivi DQS activées peuvent connaître une efficacité réduite en raison d’un long processus de suivi DQS où le contrôleur de la mémoire dure n’offre aucune actualisation périodique pendant une longue période.

     

    Solution

    Activez les options d’actualisation automatique de l’utilisateur dans l’IP UniPHY.

    Produits associés

    Cet article concerne 5 Produits

    FPGA Arria® V GT
    FPGA et FPGA SoC Cyclone® V
    FPGA Arria® V GX
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX

    Vous avez encore besoin d'aide?

    Communiquer avec l'assistance

    Avis de non-responsabilité

    1

    Toutes publications et utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.ca.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.