ID de l'article: 000074647 Type de contenu: Dépannage Dernière révision: 18/06/2012

Problème de mise hors tension profonde avec les interfaces LPDDR2 sur les périphériques Cyclone V

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits LPDDR2.

    Dans les interfaces LPDDR2 ciblant Cyclone les périphériques V, si l’auto le mode de down est activé, le contrôleur mémoire HPC II ne peut pas immédiatement une demande de mise hors tension en profondeur en réponse à un utilisateur demander à appeler le mode deep power down. Cette situation se produit parce que le système n’est pas en mesure de quitter le circuit de mise à l’arrêt de l’auto en cas d’alimentation profonde une demande descendante se produit.

    Lorsqu’une demande d’arrêt de l’alimentation profonde se produit, une logique souple se trouve dans le L’IP déclenche automatiquement une actualisation automatique, ce qui permet au système de quittez le mode de mise hors tension automatique et traitez la demande de mise hors tension profonde après la fin de l’auto-actualisation.

    Résolution

    Ce problème ne nécessite pas de solution de contournement. L’objectif de cette erratum est d’expliquer la raison de la génération automatique auto-actualisation, qui est visible sur le bus mémoire.

    Ce problème ne sera pas résolu.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Cyclone® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.